【文章內(nèi)容簡介】 n）為一個給定的硬件生成和配置不同的 VHDL和 Verilog仿真模型。 MHS文件作為 Simgen的輸入， MHS文件描述了硬 件元件的例化和連接。 Simgen也為指定廠商的綜合工具生 成腳本。腳本編譯產(chǎn)生的仿真模型。 仿真庫 仿真網(wǎng)表使用低層次的 Xilinx FPGA可使用的硬件原 語。 Xilinx為這些原語提供了仿真模型。下面介紹了 Xilinx 的仿真流程中所使用的庫。 HDL代碼必須參考相對應(yīng)的編 譯庫。 HDL仿真庫必須將邏輯庫與物理編譯的庫相對應(yīng)。 Xilinx的庫可以使用 CompXLib工具進行編譯。 仿真庫 UNISIM庫 UNISIM庫是功能模型庫，用于行為和結(jié)構(gòu)仿真。該 庫包含所有的 Xilinx統(tǒng)一的庫元件，這些庫元件可以被大 部分的綜合工具識別。 UNISIM庫也包含了那些通用的例 化元件，比如 I/O和存儲器單元。 設(shè)計人員在設(shè)計中例化 UNISIM庫，并且在行為仿真 時進行仿真。 Simgen產(chǎn)生的結(jié)構(gòu)仿真模型例化 UNISIM庫 元件。 在 UNISIM庫中的所有元件都是 0延遲的。所有的同步 元件有一個單位的延遲避免競爭條件，對于同步元件的 clocktoout延遲是 100ps。 仿真庫 SIMPRIM庫 SIMPRIM庫用于時序仿真。它包含所有的 Xilinx實現(xiàn) 工具中使用的 Xilinx的原語庫元件。 Simgen產(chǎn)生的時序仿 真模型例化 SIMPRIM庫元件。 仿真庫 XilinxCoreLib庫 Xilinx的核產(chǎn)生器是一個圖形化的 IP設(shè)計工具用來產(chǎn) 生高層次模塊，比如 FIR濾波器， FIFOs， CAMs和其它高 級 IP。設(shè)計人員可以定制和預(yù)優(yōu)化模塊來利用 Xilinx FPGA芯片的固有的結(jié)構(gòu)特點，比如，塊乘法器， SRL， 快速進位邏輯和片上的單端口或雙端口 RAM。 核產(chǎn)生器 HDL庫模型用于行為仿真。設(shè)計人員選擇合 適的 HDL模型添加到 HDL設(shè)計中。模型不使用用于全局信 號的庫元件。 仿真庫 EDK庫 EDK庫用于行為仿真。該庫保存了所有的 EDK IP元 件，這些元件預(yù)編譯用于 ModelSim SE、 PE或 NcSim。庫 免除了需要為每一個工程重新編譯 EDK元件，減少了編譯 的時間。 EDK IP元件庫只提供 VHDL語言，并且可能加密。 未加密的 EDK IP元件能使用 Xilinx的 CompEDKLib工 具編譯。對于加密的 EDK IP元件提供了預(yù)編譯庫。 仿真模型產(chǎn)生器 仿真模型 功能仿真設(shè)計輸入設(shè)計綜合設(shè)計網(wǎng)表設(shè)計實現(xiàn)設(shè)計實 現(xiàn)的網(wǎng)表時序仿真行為仿真結(jié)構(gòu)仿真圖 FPGA設(shè)計仿 真階段 該部分介紹行為仿真模型、結(jié)構(gòu)仿真模型和時序仿真 模型。圖 FPGA的設(shè)計仿真階段。在設(shè)計過程的 每個點， Simgen建立一個合適的仿真模型模型。 仿真模型產(chǎn)生器 仿真模型 功能仿真 設(shè)計輸入 設(shè)計綜合 設(shè)計網(wǎng)表 設(shè)計實現(xiàn) 設(shè)計實現(xiàn)的網(wǎng)表 時序仿真 行為仿真 結(jié)構(gòu)仿真 圖 FPGA設(shè)計仿真階段 仿真模型產(chǎn)生器 行為模型 圖 。 Simgen要求 MHS文件作為 輸入。 Simgen建立一系列的仿真模型?？蛇x的， Simgen為 指定廠商的仿真器產(chǎn)生編譯腳本。如果指定， Simgen能用 數(shù)據(jù)產(chǎn)生 HDL文件去初始化與存在設(shè)計中的 BRAM相關(guān) 聯(lián)。這個數(shù)據(jù)從存在在可執(zhí)行和連接格式（ ELF）文件中 得到。 仿真模型產(chǎn)生器 行為模型 MHS ELF Simgen HDL Script 圖 仿真模型產(chǎn)生器 結(jié)構(gòu)模型 圖 ， Simgen要求 MHS文件和相關(guān)的綜合網(wǎng)表 文件作為輸入。從這些網(wǎng)表文件中建立一系列的 HDL文 件結(jié)構(gòu)建模設(shè)計功能。 Simgen可以為指定廠商的仿真器 產(chǎn)生一個編譯腳本。如果指定， Simgen能用數(shù)據(jù)產(chǎn)生 HDL文件去初始化與存在設(shè)計中的 BRAM相關(guān)聯(lián)。這個 數(shù)據(jù)從存在在可執(zhí)行和連接格式（ ELF）文件中得到。 仿真模型產(chǎn)生器 結(jié)構(gòu)模型 MHS ELF Simgen HDL Script 圖 結(jié)構(gòu)仿真模型產(chǎn)生 MHS NGC 仿真模型產(chǎn)生器 時序模型 圖 ， Simgen要求 MHS文件和相關(guān)的實現(xiàn)網(wǎng)表 文件作為輸入。從這些網(wǎng)表文件中建立一個的 HDL文件對 設(shè)計建模和包含合適的時序信息的 SDF文件。 Simgen可以 為指定廠商的仿真器產(chǎn)生一個編譯腳本。如果指定， Simgen能用數(shù)據(jù)產(chǎn)生 HDL文件去初始化與存在設(shè)計中的 BRAM相關(guān)聯(lián)。這個數(shù)據(jù)從存在在可執(zhí)行和連接格式 （ ELF）文件中得到。 仿真模型產(chǎn)生器 時序模型 MHS ELF Simgen HDL Script 圖 結(jié)構(gòu)仿真模型產(chǎn)生 MHS NGD 仿真模型產(chǎn)生器 輸出文件 Simgen在輸出目錄的仿真目錄下產(chǎn)生所有的仿真文件 和每個仿真模型的子目錄。 Output_directory/simulation/sim_model 當 Simgen成功執(zhí)行后，仿真目錄下包含下面的文件： （ 1） peripheral_wapper.[vhd|v]：每個元件的模塊化仿真文件。對 時序仿真不適用； （ 2） system_name.[vhd|v]：設(shè)計的頂層 HDL （ 3） ：標準延遲格式 sdf，包含合適的快和網(wǎng)絡(luò) 延遲，這些信息來自布局布線過程，只用于時序仿真； （ 4） system_name.[do|sh]：用于編譯 HDL文件和編譯仿真模型 的腳本文件。 仿真模型產(chǎn)生器 輸出文件 （ 5） test_harness_setup.[do|sh]：建立仿真器的助手腳本，并且 指定了在波形窗口或者列表窗口顯示的信號。 （ 6） test_harness_wave.[do|sv]： koam；建立仿真波形顯示助手 腳本； （ 7） ：建立仿真列表顯示助手腳本； （ 8） instance_wave.[do|sv]：為指定實例建立仿真波形顯示的助 手腳本； （ 9） ：為指定實例建立列表顯示的助手腳本； 仿真模型產(chǎn)生器 存儲器初始化 如果設(shè)計中包含存儲器時，使用數(shù)據(jù)初始化相 應(yīng)的仿真模型。使用 pe選項，可以指定與給定處 理器實例的 ELF文件。通過選擇合適的 GNU編譯 器，產(chǎn)生被編譯的可執(zhí)行文件。 庫產(chǎn)生器 庫產(chǎn)生器（ Library Generator， Libgen）通常是第一 個工具用于配置庫和設(shè)備驅(qū)動。 Libgen使用設(shè)計人員建 立的 MSS文件。 MSS文件定義了與外設(shè)，標準 I/O設(shè)備， 中斷句柄例程和其它軟件特性相關(guān)的驅(qū)動。 Libgen使用 這些信息配置庫和驅(qū)動。運行 libgen [options] filename命 令來運行庫產(chǎn)生器。 庫產(chǎn)生器 —加載路徑 lplibrary_path library_name boards drivers pcores sw_services bsp 圖 外設(shè)，驅(qū)動，庫， OS的目錄結(jié)構(gòu) 庫產(chǎn)生器 —加載路徑 Library Name drivers sw_services bsp pcores my driver my library my os my driver src data .c files .h files MDD Tcl src data .c files .h files MLD Tcl src data .c files .h files MLD Tcl src data .c files .h files MDD Tcl 圖 驅(qū)動 OS和庫的目錄結(jié)構(gòu) 庫產(chǎn)生器 —輸出文件 Libgen在設(shè)計工程目錄下產(chǎn)生目錄和輸出文件。對于 MSS文件的每個處理器實例， Libgen產(chǎn)生和處理器實例名 字相對應(yīng)的目錄。在每一個處理器實例目錄下， Libgen產(chǎn) 生下面的目錄和文件： include目錄、 lib目錄、 libsrc目 錄、 code目錄。 庫產(chǎn)生器 —輸出文件 include目錄 Include目錄包含驅(qū)動程序必須的 C頭文件。 Libgen在這 個目錄下創(chuàng)建 。該文件定義了系統(tǒng)中外 設(shè)的基地址， define是驅(qū)動， OS，庫和用戶程序以及函 數(shù)原型所需要的。微處理器驅(qū)動定義文件 （ Microprocessor Driver Definition,MDD）為每一個驅(qū)動指 定了定義，這些定義用于需要驅(qū)動的外設(shè)。 lib目錄 lib目錄包含 ， 。 Libxil庫包含特 定處理器能夠訪問的驅(qū)動函數(shù)。 庫產(chǎn)生器 —輸出文件 libsrc目錄 Libsrc目錄包含中間文件和 MAKE文件，這些文件是 用來編譯 OS，庫和驅(qū)動。該目錄包含外設(shè)指定的驅(qū)動文 件，用于 OS的 BSP文件和庫文件。這些文件從 EDK和設(shè)計 的驅(qū)動， OS和庫目錄中復(fù)制。 code目錄 該目錄包含 EDK可執(zhí)行文件。 Libgen在該目錄中創(chuàng)建 （該文件用于 MicroBlaze的板上調(diào)試）。 庫產(chǎn)生器 —生成庫和驅(qū)動 基本觀點 MHS和 MSS文件定義了系統(tǒng)。對于系統(tǒng)中的每個處理 器， Libgen找到可尋址的外設(shè)清單。對于每一個處理器， 建立一個唯一的驅(qū)動和庫的清單。 Libgen為每個處理器完 成下面的過程： 庫產(chǎn)生器 —生成庫和驅(qū)動 基本觀點 （ 1）建立在輸出文件部分所定義的目錄結(jié)構(gòu) （ 2）為驅(qū)動， OS和庫拷貝必要的源文件到處理器實例指定的區(qū) 域： OUTPUT_DIR/ processor_instance_name/libsrc. （ 3）為處理器可見的每一個驅(qū)動、 OS和庫調(diào)用設(shè)計規(guī)則檢查 DRC程序（作為可選項在 MDD/MLD文件中定義）。 （ 4）為處理器可見的每一個驅(qū)動、 OS和庫調(diào)用 generate Tcl程 序。為每一個在 include目錄下的驅(qū)動， OS和庫產(chǎn)生必要的 配置文件。 （ 5）為處理器可見的每一個驅(qū)動、 OS和庫調(diào)用 post_generate Tcl程序（如果在和 MDD和 MLD相關(guān)的 Tcl文件中定義） 庫產(chǎn)生器 —生成庫和驅(qū)動 基本觀點 （ 6）為處理器指定的 OS，驅(qū)動和庫運行 make。在 UNIX平 臺下，使用 gmake工具。在 Windows環(huán)境下， make用于編 譯。 （ 7）為處理器指定的 OS，驅(qū)動和庫調(diào)用 execs_generate Tcl 程序（如果在和 MDD和 MLD相關(guān)的 Tcl文件中定義）。 庫產(chǎn)生器 —生成庫和驅(qū)動 MDD/MLD和 Tcl 一個驅(qū)動或庫需要兩個數(shù)據(jù)文件關(guān)聯(lián)： 1）數(shù)據(jù)定義文件（ MDD或 MLD文件）：這個文件定義了用 于驅(qū)動、 OS和庫的可配置參數(shù)； 2）數(shù)據(jù)產(chǎn)生文件（ Tcl）：這個文件使用了在 MSS文件中配置 的參數(shù)（這些參數(shù)用于驅(qū)動、 OS或庫）來產(chǎn)生數(shù)據(jù)。產(chǎn) 生的數(shù)據(jù)包括但不局限于產(chǎn)生頭文件， C文件，運行 DRC，這些文件用于驅(qū)動、 OS或庫和產(chǎn)生可執(zhí)行文件。 庫產(chǎn)生器 —生成庫和驅(qū)動 MDD/MLD和 Tcl Tcl文件包括 Libgen在執(zhí)行不同級別時所調(diào)用的程序。 在 Tcl中不同的程序包括： 1） DRC 在 MDD/MLD中給出了 DRC的名字 2） generate