【正文】 cpp0 所有的宏，這些宏在源文件和頭文件中定義 2）機器和語言指定編譯器 這個編譯器是基于前面預 處理過輸出的代碼。 GNU編譯器工具 EDK工具包括 GNU編譯器（ GCC）工具，用于 PowerPC和 MicroBlaze處理器。在頂部啟動的 flash設備，最小的扇區(qū)是 flash的最后 一個扇區(qū)；在底部啟動的 flash設備，最小的扇區(qū)是 flash 的第一個扇區(qū)。 FLASH存儲器編程 可操作的特點和方法 2．處理 Flash設備， 0xF0作為讀復位命令 CFI規(guī)范定義將 0xFF/0xF0，作為讀復位。 FLASH存儲器編程 定制 Flash編程 下面給出用于定制流程的步驟示例： 1．從 edk_install/data/xmd/ EDK的工程文件下； 2．在 EDK工程下建立 sw_services目錄（如果不存在） 3．復制 edk_install/data/xmd/flashwriter目錄到 sw_services目 錄； 4．編輯 set flashwriter_src[file join $xilinx_edk “data” “xmd” “flashwriter” “src”] 將其改為 set flashwriter_src[file join “.” “sw_services” “flashwriter” “src”] FLASH存儲器編程 定制 Flash編程 5．每次使用 Program Flash Memory對話框時，設計人員 復制到 sw_services目錄下的腳本和源代碼就被使用一 次。 FLASH存儲器編程 定制 Flash編程 腳本下載 flashwriter到處理器。該部分簡單的介紹 flash編程的算法，設計人員 可以為特殊的配置進行定制。不要 和 flash選擇相同的存儲器控制器。 當創(chuàng)建啟動裝入（ bootloader）代碼時或者將 ELF格 式的啟動裝入代碼轉換成普通的啟動裝入映像格式 （ SREC）時，這個選項非常有用。剩余的一大塊區(qū)域用于緩沖來自主機的比 特流。如果 flash不 在準備狀態(tài)或者非鎖定狀態(tài)時，將產(chǎn)生錯誤報告。主機 Tcl腳本使用命令驅(qū)動 系統(tǒng)內(nèi) Flash編程存根（ stub）來完成對 Flash的編 程。設計一個可以裝在 BRAM內(nèi)的小的引導啟動 代碼，離開復位后，從 flash中讀取軟件應用程序的映 像文件，然后將其復制復制到外部的存儲器中，然后 將控制傳送到設計的軟件應用程序中。這個工具的 特性能通過 XPS的創(chuàng)建和導入外設向?qū)В?Create and Import Peripheral Wizard）提供。這些必須在一個指定的 目錄中（ YOUR_PROJECT/bsp或 library_name/bsp）。參考已 經(jīng)存在的 EDK庫來了解庫的結構。 MLD文件為每一個庫指定了可配置的選項。源文件和 MAKE文件 必須在 \DRIVER_NAME\src目錄下。 庫產(chǎn)生器 —生成庫和驅(qū)動 驅(qū)動 驅(qū)動有一個 MDD文件和 /或 Tcl文件關聯(lián)。產(chǎn) 生的數(shù)據(jù)包括但不局限于產(chǎn)生頭文件， C文件，運行 DRC，這些文件用于驅(qū)動、 OS或庫和產(chǎn)生可執(zhí)行文件。 Libgen為每個處理器完 成下面的過程： 庫產(chǎn)生器 —生成庫和驅(qū)動 基本觀點 （ 1）建立在輸出文件部分所定義的目錄結構 （ 2）為驅(qū)動， OS和庫拷貝必要的源文件到處理器實例指定的區(qū) 域： OUTPUT_DIR/ processor_instance_name/libsrc. （ 3）為處理器可見的每一個驅(qū)動、 OS和庫調(diào)用設計規(guī)則檢查 DRC程序（作為可選項在 MDD/MLD文件中定義）。 庫產(chǎn)生器 —輸出文件 libsrc目錄 Libsrc目錄包含中間文件和 MAKE文件，這些文件是 用來編譯 OS，庫和驅(qū)動。對于 MSS文件的每個處理器實例， Libgen產(chǎn)生和處理器實例名 字相對應的目錄。使用 pe選項，可以指定與給定處 理器實例的 ELF文件。 Simgen可以 為指定廠商的仿真器產(chǎn)生一個編譯腳本。這個數(shù)據(jù)從存在在可執(zhí)行和連接格式（ ELF）文件中 得到。 仿真模型產(chǎn)生器 仿真模型 功能仿真設計輸入設計綜合設計網(wǎng)表設計實現(xiàn)設計實 現(xiàn)的網(wǎng)表時序仿真行為仿真結構仿真圖 FPGA設計仿 真階段 該部分介紹行為仿真模型、結構仿真模型和時序仿真 模型。設計人員選擇合 適的 HDL模型添加到 HDL設計中。 在 UNISIM庫中的所有元件都是 0延遲的。 HDL代碼必須參考相對應的編 譯庫。 Data2MEM將數(shù)據(jù)片斷轉換為正確的初始化 記錄，這些記錄用于 Virtex系列的 BRAM。 2） system_stub.[vhd|v]：這是例化系統(tǒng)和 IOB原語的頂層 HDL文 件模版。 如果設計的代碼或數(shù)據(jù)必須在啟動時放在這些存儲器 時， Data2MEM工具使用包含在可執(zhí)行文件內(nèi)的代碼 /數(shù)據(jù) 信息來更新比特流文件，這個可執(zhí)行文件在軟件應用程序 建立和驗證流程的結束時產(chǎn)生。 平臺產(chǎn)生器 硬件的產(chǎn)生是由平臺產(chǎn)生器（ Platform Generator, Platgen）生成。 當執(zhí)行 revup后，調(diào)用版本管理向?qū)А? EDK提供了工具命令語言（ Tool Command Language， Tcl）腳本， ?？梢栽谥? 機上用虛擬平臺來調(diào)試和評估軟件應用代碼，而不需要得 到運行在原型板上的硬件。 設計流程及 EDK工具 Simulation Model Generator（ Simgen） 仿真模型產(chǎn)生器 Simgen為硬件產(chǎn)生和配置不同的模 型。 編譯器能讀取 C代碼，頭文件和匯編代碼。 FSL通道是一個專用的 32 位，點對點的通信接口。 在導入模式下，該工具幫助設計人員建立接口文件和 目錄結構。 Platform 也從 EDK庫和用戶 IP庫中讀取不同的處理器核硬件描述文 件（ MPD， PAO）。 嵌入式系統(tǒng)硬件平臺典型的由一個或多個處理器和不同 的外設和存儲器模塊組成，這些模塊通過處理器總線連 接。對于更復雜的工程， BSB向?qū)峁┗镜南到y(tǒng)，通過 這個系統(tǒng)設計人員可以定制完成嵌入式設計。 XPS也提供編輯器和項目管理接口用來創(chuàng)建和編輯源 代碼。 Simulation Model Generator(Simgen) 產(chǎn)生硬件仿真模型和編譯腳本文件用于對完整系統(tǒng)的仿真。 Xilinx推薦使用 BSB建立最初的項目創(chuàng)建。 設計人員可以通過概要分析代碼的執(zhí)行來估計系統(tǒng)性 能。所建立的軟件映像文件只包含用戶所 使用到的一部分 Xilinx的庫。 設計流程及 EDK工具 設計流程 EDK中所提供的工具用來完成嵌入式設計的整個過 程。該章的主要內(nèi)容包括： EDK簡介、設 計流程概述、平臺開發(fā)結構的工具。 硬件平臺是由一個或多個處理器或外設連接到處理器 總線構成的。 設計人員可以選擇建立行為、結構或者精確的時序仿 真模型。 Xilinx Software Development Kit(SDK) 集成設計環(huán)境 GUI，是對 XPS的補充，用來幫助設計人員開發(fā)軟件應用功能（從 ，專用于軟件應用的開發(fā)）。 GNU Compiler Tools(GCC) 基于庫產(chǎn)生器建立的平臺，建立軟件應用程序。 LibXil Memory File System Generator (LibXil MFS) 在主機上建立一個 MFS存儲器鏡像，該鏡像并被下載到嵌入式系統(tǒng)存儲器。 設計流程及 EDK工具 Xilinx Platform Studio(XPS) XPS提供下面的特性： (1) 能夠添加核，編輯核參數(shù)和進行總線和信號連接，產(chǎn)生 MHS 文件； (2) 能夠產(chǎn)生和修改 MSS文件； (3) 支持表 ； (4) 能夠產(chǎn)生和觀察系統(tǒng)塊圖和設計報告； (5) 多用戶軟件應用支持； (6) 項目管理； (7) 過程和工具流程依賴管理； (8) 輸出 MHS文件到 SDK工具 設計流程及 EDK工具 Xilinx Software Development Kit(SDK) SDK工具是 XPS的補充， SDK為應用軟件提供開發(fā)環(huán) 境。 如果選擇的是支持的目標板， BSB向?qū)ё詣拥募尤? UCF文件。 MHS文件是表示所設計的 嵌入式系統(tǒng)的硬件元件的最主要文件。 設計流程及 EDK工具 建立和導入 IP向?qū)? 該向?qū)椭O計人員建立自己的外設并且將它們導入 相應的 XPS工程中。 設計流程及 EDK工具 配置協(xié)處理器向?qū)? 如果設計中包含 MicroBlaze和 PowerPC處理器時，可 以使用該向?qū)А? Libgen讀取選擇的 EDK庫和不同的處理器核軟件描述 文件（ Microprocessor Driver Defination, MDD）和驅(qū)動代 碼。對于調(diào)試物理的 FPGA， XMD 和 FPGA通訊使用和 FPGA下載相同的電纜。這個工具可以運行在 GUI和批處 理模式下。 在內(nèi)部，比特流初始化工具 Bitinit使用在 ISE中提供的 Data2MEM工具來更新比特流文件。 revup工具只執(zhí)行格式的變化，對設計不進行更新。文件 系統(tǒng)能通過使用高級 C語言進行函數(shù)調(diào)用來訪問。 典型的， XPS為實現(xiàn)工具調(diào)用項目管理器（ Project Navigator）前端，用于控制實現(xiàn)過程。在工程目錄下，這是最基本的目錄結構。 Synthesis目錄 該目錄包含 system.[prj|scr]綜合工程文件； 平臺產(chǎn)生器 存儲器的產(chǎn)生 BMM策略 Platgen在 Project_Name/implementation目錄下，產(chǎn)生 system.bmm和 system_stub. Bmm。 仿真庫 仿真網(wǎng)表使用低層次的 Xilinx FPGA可使用的硬件原 語。 UNISIM庫也包含了那些通用的例 化元件，比如 I/O和存儲器單元。 仿真庫 XilinxCoreLib庫 Xilinx的核產(chǎn)生器是一個圖形化的 IP設計工具用來產(chǎn) 生高層次模塊，比如 FIR濾波器， FIFOs， CAMs和其它高 級 IP。 EDK IP元件庫只提供 VHDL語言，并且可能加密。 Simgen建立一系列的仿真模型。這個 數(shù)據(jù)從存在在可執(zhí)行和連接格式（ ELF）文件中得到。對 時序仿真不適用； （ 2） system_name.[vhd|v]：設計的頂層 HDL （ 3） ：標準延遲格式 sdf，包含合適的快和網(wǎng)絡 延遲，這些信息來自布局布線過程，只用于時序仿真； （ 4） system_name.[do|sh]：用于編譯 HDL文件和編譯仿真模型 的腳本文件。 Libgen使用 這些信息配置庫和驅(qū)動。微處理器驅(qū)動定義文件 （ Microprocessor Driver Definition,MDD）為每一個驅(qū)動指 定了定義，這些定義用于需要驅(qū)動的外設。 庫產(chǎn)生器 —生成庫和驅(qū)動 基本觀點 MHS和 MSS文件定義了系統(tǒng)。在 Windows環(huán)境下， make用于編 譯。 這些參數(shù)沒有默認值。 庫產(chǎn)生器 —生成庫和驅(qū)動 驅(qū)動 設計者可以編寫自己的驅(qū)動。庫塊包含對庫名 字 (LIBRARY_NAME參數(shù)