【正文】 相應(yīng)的 XPS工程中。 在創(chuàng)建模式下，創(chuàng)建和輸入外設(shè)向?qū)Ы⒑芏辔募? 這些文件的一些是模板文件幫助設(shè)計(jì)人員實(shí)現(xiàn)外設(shè)，而不 需要詳細(xì)的知道總線(xiàn)協(xié)議，命名規(guī)則和特殊接口文件的格 式。通過(guò)參考模板中的例子和使用不同的輔助設(shè)計(jì)支持文 件，設(shè)計(jì)人員可以很快的進(jìn)行邏輯定制。 在導(dǎo)入模式下，該工具幫助設(shè)計(jì)人員建立接口文件和 目錄結(jié)構(gòu)。對(duì)于這種操作模式，必須遵守 EDK的命名規(guī) 則。一旦導(dǎo)入完成，用戶(hù)的定制外設(shè)在 EDK外設(shè)庫(kù)中可以 使用。 設(shè)計(jì)流程及 EDK工具 建立和導(dǎo)入 IP向?qū)? 當(dāng)創(chuàng)建或輸入一個(gè)外設(shè)時(shí)，自動(dòng)生成 MPD （ Microprocessor Peripheral Defination）文件和 PAO （ Peripheral Analyze Order）文件。 MPD文件定義了外設(shè) 的接口， PAO文件通知其它工具（ Platgen， Simgen），對(duì) 外設(shè)需要編譯哪個(gè) HDL文件和以什么樣的順序編譯。 設(shè)計(jì)流程及 EDK工具 配置協(xié)處理器向?qū)? 如果設(shè)計(jì)中包含 MicroBlaze和 PowerPC處理器時(shí)，可 以使用該向?qū)?。該向?qū)砑雍瓦B接協(xié)處理器到 CPU。協(xié)處 理器是一個(gè)硬件模塊用來(lái)實(shí)現(xiàn)用戶(hù)在 FPGA內(nèi)定義的功能 和通過(guò) FSL接口與處理器連接。 FSL通道是一個(gè)專(zhuān)用的 32 位，點(diǎn)對(duì)點(diǎn)的通信接口。 設(shè)計(jì)流程及 EDK工具 庫(kù)產(chǎn)生器（ Libgen） Libgen為嵌入式處理器系統(tǒng)配置庫(kù)，設(shè)備驅(qū)動(dòng)，文件系 統(tǒng)和中斷句柄，以及創(chuàng)建板級(jí)支持包 BSP。嵌入式軟件平臺(tái) 為每個(gè)處理器定義了系統(tǒng)內(nèi)外設(shè)的驅(qū)動(dòng)（板級(jí)支持包）， 可選擇的庫(kù)，標(biāo)準(zhǔn)的輸入 /輸出設(shè)備，中斷句柄例程和其它 相關(guān)的軟件特征。 SDK工程進(jìn)一步定義了運(yùn)行在每個(gè)處理 器上的軟件，這些軟件基于 BSP運(yùn)行。 設(shè)計(jì)流程及 EDK工具 庫(kù)產(chǎn)生器（ Libgen） 來(lái)自于 EDK安裝的庫(kù)和驅(qū)動(dòng)，以及設(shè)計(jì)人員提供的定 制庫(kù)和驅(qū)動(dòng)， SDK將用戶(hù)程序，包括庫(kù)和驅(qū)動(dòng)程序編譯 成處理器硬件平臺(tái)上可執(zhí)行可鏈接的文件（ Executable Linked Format， ELF）。 Libgen讀取選擇的 EDK庫(kù)和不同的處理器核軟件描述 文件（ Microprocessor Driver Defination, MDD）和驅(qū)動(dòng)代 碼。 設(shè)計(jì)流程及 EDK工具 GNU編譯工具（ GCC） XPS調(diào)用 GNU編譯工具用于編譯和鏈接應(yīng)用程序。 1）對(duì)于 MicroBlaze處理器的應(yīng)用， XPS運(yùn)行 mbgcc編 譯器； 2）對(duì)于 PowerPC處理器的應(yīng)用， XPS運(yùn)行 powerpceabi gcc編譯器。 編譯器能讀取 C代碼，頭文件和匯編代碼。鏈接器將 編譯的程序和選擇的庫(kù)連接在一起產(chǎn)生 ELF可執(zhí)行文件。 連接器也讀取連接腳本（默認(rèn)產(chǎn)生或用戶(hù)產(chǎn)生）。 設(shè)計(jì)流程及 EDK工具 Xilinx Microprocessor Debugger（ XMD） 設(shè)計(jì)人員可以使用指令集仿真器或者虛擬平臺(tái)調(diào)試軟 件程序。 XMD讀 ELF文件。對(duì)于調(diào)試物理的 FPGA， XMD 和 FPGA通訊使用和 FPGA下載相同的電纜。 設(shè)計(jì)流程及 EDK工具 GNU調(diào)試器（ GDB） GNU調(diào)試器是個(gè)強(qiáng)大和靈活的工具，它為在不同的開(kāi) 發(fā)周期驗(yàn)證 MicroBlaze和 PowerPC系統(tǒng)提供了統(tǒng)一的調(diào)試 和驗(yàn)證手段。 GDB使用了 XMD作為最基本的引擎和處理 器目標(biāo)通訊。 設(shè)計(jì)流程及 EDK工具 Simulation Model Generator（ Simgen） 仿真模型產(chǎn)生器 Simgen為硬件產(chǎn)生和配置不同的模 型。為產(chǎn)生行為模型， Simgen使用 MHS文件作為基本的 輸入。為產(chǎn)生結(jié)構(gòu)或時(shí)序模型， Simgen使用綜合后或布局 布線(xiàn)后的設(shè)計(jì)數(shù)據(jù)庫(kù)作為基本的輸入。 Simgen為每個(gè)處理器也讀取嵌入式應(yīng)用 ELF文件去初 始化片上存儲(chǔ)器；這樣處理器在仿真階段就可以執(zhí)行這些 軟件代碼。 設(shè)計(jì)流程及 EDK工具 Simulation Library Compiler（ CompEDKLib） CompEDKLib使用不同仿真工具廠(chǎng)商提供的仿真器編譯 EDK基于 HDL的仿真庫(kù)。這個(gè)工具可以運(yùn)行在 GUI和批處 理模式下。 在 GUI模式下，允許設(shè)計(jì)人員使用 CompXLib編譯 Xilinx 的庫(kù)和 EDK中可以使用的庫(kù)。 設(shè)計(jì)流程及 EDK工具 Virtual Platform Generator（ VPgen） 虛擬平臺(tái)是硬件系統(tǒng)的周期級(jí)的仿真模型?？梢栽谥? 機(jī)上用虛擬平臺(tái)來(lái)調(diào)試和評(píng)估軟件應(yīng)用代碼，而不需要得 到運(yùn)行在原型板上的硬件。 設(shè)計(jì)流程及 EDK工具 Bus Functional Model Compiler（ BFM） 總線(xiàn)功能仿真簡(jiǎn)化了依附在總線(xiàn)上的硬件元件的驗(yàn)證。 設(shè)計(jì)流程及 EDK工具 Bitstream Initializer(Bitinit) 比特流初始化工具使用軟件信息來(lái)初始化與處理器 連接的片上 BRAM存儲(chǔ)器。 這個(gè)工具讀取 ISE工具產(chǎn)生的硬件比特流文件 （ ），產(chǎn)生一個(gè)新的輸出比特流文件 （ ），這個(gè)比特流文件包含 ELF文件。 這個(gè)工具使用 BMM文件，該文件由 Platgen產(chǎn)生，通 過(guò)使用每個(gè) BRAM塊的物理的布局信息由 ISE工具更新。 在內(nèi)部，比特流初始化工具 Bitinit使用在 ISE中提供的 Data2MEM工具來(lái)更新比特流文件。 設(shè)計(jì)流程及 EDK工具 System ACE File Generator(Gen ACE) 從 FPGA比特流中產(chǎn)生 Xilinx System ACE配置文件和 ELF/數(shù)據(jù)文件。 產(chǎn)生的 ACE文件用于配置 FPGA，初始化 BRAM，使 用有效的程序或數(shù)據(jù)初始化外部存儲(chǔ)器和啟動(dòng)處理器。 EDK提供了工具命令語(yǔ)言（ Tool Command Language， Tcl）腳本， 。該腳本使用 XMD命令 產(chǎn)生 ACE文件。 使用 MDM系統(tǒng)可以為 PowerPC或 MicroBlaze產(chǎn)生 ACE 文件。 設(shè)計(jì)流程及 EDK工具 Flash Memory Programmer 編程解決方案被設(shè)計(jì)成通用的，面向不同的 Flash硬件 和布局。 設(shè)計(jì)流程及 EDK工具 Format Revision(revup)Tool and Version Management Wizard 格式版本工具 revup更新已經(jīng)存在 EDK工程到當(dāng)前的版 本。 revup工具只執(zhí)行格式的變化，對(duì)設(shè)計(jì)不進(jìn)行更新。 在應(yīng)用 revup前，備份 MHS， MSS， XMP等文件。 當(dāng)使用新版本的 EDK工具打開(kāi)老版本的工程時(shí)，就會(huì) 顯示版本管理向?qū)А? 當(dāng)執(zhí)行 revup后，調(diào)用版本管理向?qū)АＯ驅(qū)峁┯嘘P(guān)設(shè) 計(jì)中使用的 Xilinx處理器 IP核的變化信息。如果新版本的 IP核可以使用，向?qū)⑸?jí)到新的版本。 設(shè)計(jì)流程及 EDK工具 LibXil Memory File System Generator （ LibXil MFS） 以文件句柄的形式提供管理程序存儲(chǔ)器的能力。設(shè) 計(jì)人員可以建立目錄，并在目錄中存放不同文件。文件 系統(tǒng)能通過(guò)使用高級(jí) C語(yǔ)言進(jìn)行函數(shù)調(diào)用來(lái)訪(fǎng)問(wèn)。 設(shè)計(jì)流程及 EDK工具 Platform Specification Utility 平臺(tái)規(guī)范工具能夠自動(dòng)產(chǎn)生建立 IP核的 MPD文件。通 過(guò)建立和導(dǎo)入外設(shè)向?qū)У膸椭?，能夠使用這個(gè)工具提供的 功能。 平臺(tái)產(chǎn)生器 硬件的產(chǎn)生是由平臺(tái)產(chǎn)生器（ Platform Generator, Platgen）生成。 Platgen以硬件網(wǎng)表的形式（ HDL和實(shí)現(xiàn)網(wǎng)表文件）建 立片上可編程系統(tǒng)。 Platgen使用 MHS文件作為輸入并建立硬件平臺(tái)。除了 以 NGC、 EDIF等網(wǎng)表文件格式外， Platgen為下面的工具 和頂層的 HDL封裝提供支持文件，可以使設(shè)計(jì)者添加其它 元件并且自動(dòng)的產(chǎn)生硬件平臺(tái)。 平臺(tái)產(chǎn)生器 當(dāng)運(yùn)行 Platgen時(shí)， FPGA的實(shí)現(xiàn)工具運(yùn)行完成硬件的 實(shí)現(xiàn)。 典型的， XPS為實(shí)現(xiàn)工具調(diào)用項(xiàng)目管理器（ Project Navigator）前端，用于控制實(shí)現(xiàn)過(guò)程。 ISE流程結(jié)后，產(chǎn)生用于配置 FPGA的比特流文件。這 個(gè)比特流文件包括為 FPGA片上 BRAM的初始化信息。 如果設(shè)計(jì)的代碼或數(shù)據(jù)必須在啟動(dòng)時(shí)放在這些存儲(chǔ)器 時(shí)， Data2MEM工具使用包含在可執(zhí)行文件內(nèi)的代碼 /數(shù)據(jù) 信息來(lái)更新比特流文件，這個(gè)可執(zhí)行文件在軟件應(yīng)用程序 建立和驗(yàn)證流程的結(jié)束時(shí)產(chǎn)生。 平臺(tái)產(chǎn)生器 加載路徑 圖 IP路徑的結(jié)構(gòu)。 Platgen使用查 找優(yōu)先級(jí)機(jī)制來(lái)確定外設(shè)的位置 ： lplibrary_path library_name boards drivers pcores sw_services 圖 外設(shè)路徑結(jié)構(gòu) 平臺(tái)產(chǎn)生器 加載路徑 （ 1）在工程目錄下，尋找 pcore目錄 （ 2）通過(guò) lp選項(xiàng)尋找指定的 library_path/library name/pcores位置 （ 3）查找 XILINX_EDK/hw/library name/pcores 從 pcores目錄中，外設(shè)的名字就是根目錄的名字。從根 目錄中，基本的目錄結(jié)構(gòu)為： data、 hdl和 list。 平臺(tái)產(chǎn)生器 輸出文件 Platgen產(chǎn)生下面的文件和目錄： hdl、 implementation和 synthesis。在工程目錄下，這是最基本的目錄結(jié)構(gòu)。 HDL目錄 HDL目錄包含下面的文件： 1） system.[vhd|v]：這是嵌入式處理器系統(tǒng)得 HDL文件，該文件 在 MHS中定義。該文件包含了 IOB原語(yǔ)（當(dāng)指定 toplevel yes 選項(xiàng)）。 2） system_stub.[vhd|v]：這是例化系統(tǒng)和 IOB原語(yǔ)的頂層 HDL文 件模版。使用這個(gè)文件作為設(shè)計(jì)者自己的頂層 HDL設(shè)計(jì)文件 的開(kāi)始點(diǎn)（當(dāng)指定 toplevel no選項(xiàng)）。否則， system.[vhd|v] 為頂層。 平臺(tái)產(chǎn)生器 輸出文件 3） inst_wapper.[vhd|v]：在 MHS中定義的單獨(dú)的 IP元件 的 HDL封裝文件。 Implementation目錄 該目錄包含 。 Synthesis目錄 該目錄包含 system.[prj|scr]綜合工程文件； 平臺(tái)產(chǎn)生器 存儲(chǔ)器的產(chǎn)生 BMM策略 Platgen在 Project_Name/implementation目錄下，產(chǎn)生 system.bmm和 system_stub. Bmm。 （ 1）當(dāng) EDK是頂層系統(tǒng)時(shí)，實(shí)現(xiàn)工具使用 system.bmm； （ 2）當(dāng) EDK是頂層系統(tǒng)的子模塊時(shí)，實(shí)現(xiàn)工具使用 system； 平臺(tái)產(chǎn)生器 存儲(chǔ)器的產(chǎn)生 BMM流程 EDK工具的實(shí)現(xiàn)工具流程采用了 Data2MEM，下面給 出了其流程： 1） ngdbuild –bm system.bmm system.ngc 2） map 3） par 4） bitgen –bd system.elf Bitgen輸出 system，包含了 BRAM的物理位 置。 system system.bit文件輸入到 Data2MEM。 Data2MEM將數(shù)據(jù)片斷轉(zhuǎn)換為正確的初始化 記錄，這些記錄用于 Virtex系列的 BRAM。 仿真模型產(chǎn)生器 仿真模型產(chǎn)生器（ Simulation Model Generator， Simge