第八章可編程邏輯器件pld可編程邏輯器件programmable-文庫吧
2025-08-25 13:32 本頁面
【正文】 FPLA的編程單元有熔絲型和疊柵注入式 MOS管。 輸出緩沖器： 異或門輸出結構： XOR熔絲連 XOR=0 Yi與 Si同相 XOR熔絲斷 XOR=1 Yi與 Si反相 三態(tài)輸出， 集電極開路（ OC）結構， 異或門輸出。 0 Yi=Si Yi=S’i 1 時序邏輯型 FPLA 觸發(fā)器輸入 J、 K， 與或邏輯陣列輸出控制 觸發(fā)器 Q1— Q4 反饋到與或陣列， 可以構成 模 16以內的計數(shù)器。 控制端： PR/OE’控制清零 和輸出緩沖器的狀態(tài) Q5Q 6無反饋， 組合邏輯 寄存器輸出 沒有畫上 391頁 圖 控制端： PR/OE’ 可編程接地端 M=1熔絲斷， M=0 熔絲連。 G8 負或門，有一個輸入為 0，輸出為 1。 G7 與門 M=0， PR/OE’=1時 G7 =1 所有 JK觸發(fā)器置零， 高電平置零。 M=1熔絲斷 G7=0始終低電平，沒有清零信號，觸發(fā)器工作 PR/OE’=0 G8=1 輸出緩沖器 G1 G6工作 PR/OE’=1 G8=0三態(tài)門 G1 G6輸出高阻態(tài) 1 0 0 1 1 0 0 1 （ PAL） （ 1） PAL基本電路 基本電路結構： 與陣列
教學課件相關推薦
鄂ICP備17016276號-1