【正文】 0A系列是 Altera的廉價(jià) 、 高集成度的可編程邏輯系列 ,集成度范圍為 600～ 5000可用門(mén) 、 32～ 256個(gè)宏單元 、 34 ～ 158 個(gè)可用 I/O 引腳 。 這些基于EEPROM的器件組合傳輸延遲快至 ns,16位計(jì)數(shù)器頻率達(dá) MHz。 MAX3000A器件具有多個(gè)系統(tǒng)時(shí)鐘 ,還具有可編程的速度 /功耗控制功能 。 MAX3000A器件提供 JTAGBST回路和 ISP支持 ,工業(yè)標(biāo)準(zhǔn)四引腳 JTIG接口實(shí)現(xiàn)在線編程 。 這些器件也支持熱拔插和多電壓接口 ,其 I/O引腳與 , 。 Classic系列是 Altera公司最早的產(chǎn)品系列 ,其集成度可達(dá) 900可用門(mén) ,68個(gè)引腳 。 工業(yè)標(biāo)準(zhǔn)的 Classic系列由一個(gè)具有公共互連邏輯的陣列構(gòu)成 ,適合于集成度低 、 價(jià)格便宜的場(chǎng)合使用 。 該系列具有獨(dú)特的 “ 0”功耗（ Zero―Power ） 模式 ,維持狀態(tài)的電流只有微安量級(jí) ,這對(duì)于低功耗的應(yīng)用非常理想 。 該系列基于 EPROM工藝 ,編程信息不易丟失 。 FLEX10K系列器件 FLEX10K器件性能特點(diǎn) FLEX10K系列器件是第一種嵌入式 PLD產(chǎn)品。FLEX（可更改邏輯單元陣列）采用可重構(gòu)的CMOSSRAM單元 ,其結(jié)構(gòu)集成了實(shí)現(xiàn)通用多功能門(mén)陣列所需的全部特性。 FLEX10K系列器件容量可達(dá) 25萬(wàn)門(mén) ,能夠高密度、高速度、高性能地將整個(gè)數(shù)字系統(tǒng) ,包括 32位多總線系統(tǒng)集成于單個(gè)器件中。 FLEX10K的結(jié)構(gòu)類(lèi)似于嵌入式門(mén)陣列 ,是門(mén)陣列市場(chǎng)中成長(zhǎng)最快的器件 。 像標(biāo)準(zhǔn)門(mén)陣列一樣 ,嵌入式門(mén)陣列采用一般的門(mén)海 （ Sea―of―Gate ） 結(jié)構(gòu)實(shí)現(xiàn)普通邏輯 ,因此 ,在實(shí)現(xiàn)大的特殊邏輯時(shí)會(huì)有潛在死區(qū) 。 與標(biāo)準(zhǔn)門(mén)陣列相比 ,嵌入式門(mén)陣列通過(guò)在硅片中嵌入邏輯塊的方法來(lái)減少死區(qū) ,提高速度 。 然而 ,嵌入式邏輯塊通常不能改制 ,這就限制了設(shè)計(jì)者的選擇 。 相反 ,FLEX10K器件是可編程的 。 在調(diào)試時(shí) ,它允許設(shè)計(jì)者全面控制嵌入式宏邏輯和一般邏輯 ,可以方便地反復(fù)修改設(shè)計(jì) 。 每個(gè) FLEX10K器件包含一個(gè)嵌入式陣列和一個(gè)邏輯陣列 。 嵌入式陣列用來(lái)實(shí)現(xiàn)各種存儲(chǔ)器及復(fù)雜的邏輯功能 ,如數(shù)字信號(hào)處理 、 微控制器 、 數(shù)據(jù)傳輸?shù)?。 邏輯陣列用來(lái)實(shí)現(xiàn)普通邏輯功能 ,如計(jì)數(shù)器 、 加法器 、 多路選擇器等 。 嵌入式陣列和邏輯陣列結(jié)合而成的嵌入式門(mén)陣列的高性能和高密度特性 ,使得設(shè)計(jì)者可在單個(gè)器件中實(shí)現(xiàn)一個(gè)完整的系統(tǒng) 。 FLEX10K器件的配置通常是在系統(tǒng)上電時(shí) ,通過(guò)存儲(chǔ)于一個(gè) Altera串行 PROM中的配置數(shù)據(jù) ,或者由系統(tǒng)控制器提供的配置數(shù)據(jù)來(lái)完成。配置數(shù)據(jù)也能從系統(tǒng)RAM或 Altera的 Bit Blaster/Byte Blaster下載電纜獲得。對(duì)于已配置的 FLEX10K器件 ,可以通過(guò)重新復(fù)位器件 ,加載新數(shù)據(jù)的方法實(shí)現(xiàn)在電路重構(gòu)。 FLEX10K器件由Altera的 Quartus和 MAX+PLUSⅡ 開(kāi)發(fā)系統(tǒng)支持。 2. FLEX10K器件特性 ① 嵌入式可編程邏輯器件 ,提供了集成系統(tǒng)于單個(gè)可編程邏輯器件中的性能 。 ② 高密度 :提供 1萬(wàn)～ 25萬(wàn)個(gè)可用門(mén) ,6144～ 40960位內(nèi)部 RAM。 ③ 低功耗 :多數(shù)器件在靜態(tài)模式下電流小于 ,在、 。 ④ 高速度 :時(shí)鐘鎖定和時(shí)鐘自舉選項(xiàng)分別用于減少時(shí)鐘延時(shí) /過(guò)沖和時(shí)鐘倍頻 。器件內(nèi)建立樹(shù)形分布的低失真時(shí)鐘 。具有快速建立時(shí)間和時(shí)鐘到輸出延時(shí)的外部寄存器 。 ⑤ 靈活的互連方式 :快速 、 互連延時(shí)可預(yù)測(cè)的快速通道 （ Fast Track） 連續(xù)式布線結(jié)構(gòu) 。實(shí)現(xiàn)快速加法 、 計(jì)數(shù) 、 比較等算術(shù)邏輯功能的專(zhuān)用進(jìn)位鏈 。實(shí)現(xiàn)高速 、 多輸入 （ 扇入 ） 邏輯功能的專(zhuān)用級(jí)聯(lián)鏈 。實(shí)現(xiàn)內(nèi)部三態(tài)總線的三態(tài)模擬 。多達(dá)六個(gè)全局時(shí)鐘信號(hào)和四個(gè)全局清除信號(hào) 。 ⑥ 支持多電壓 I/O接口 ,遵從 。 ⑦ 強(qiáng)大的引腳功能 :每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制及漏極開(kāi)路配置選項(xiàng)及可編程輸出壓擺率控制 。FLEX10KA、 10KE、 10KS器件支持熱插拔 。 ⑧ 多種配置方式 :內(nèi)置 JTAG邊界掃描測(cè)試電路 ,可通過(guò)外部 EPROM、 智能控制器或 JTAG接口實(shí)現(xiàn)在電路重構(gòu) (ICR） 。 ⑨ 多種封裝形式 :引腳范圍為 84～ 600,封裝形式有TQFP、 PQFP、 BGA和 PLC等 。 同一封裝的 FLEX10K系列器件的引腳相兼容 。 表 FLEX10K系列典型器件的性能比照 。 表 FLEX10K系列典型器件性能對(duì)照表 FLEX10K器件結(jié)構(gòu) FLEX10K器件主要包括嵌入式陣列 、 邏輯陣列 、Fast Track互連和 I/O單元等四部分 。 另外 ,FLEX10K器件還包括六個(gè)用于驅(qū)動(dòng)寄存器控制端的專(zhuān)用輸入引腳 ,以確保高速低失真 （ 小于 ） 控制信號(hào)的有效分布 。這些信號(hào)使用了專(zhuān)用的布線通道 ,這些專(zhuān)用通道提供了比 Fast Track互連更短的延時(shí)和更小的失真 。 四個(gè)全局信號(hào)可由四個(gè)專(zhuān)用輸入引腳驅(qū)動(dòng) ,也可以由器件內(nèi)部邏輯驅(qū)動(dòng) 。 這為時(shí)鐘分配或產(chǎn)生用以清除器件內(nèi)部多個(gè)寄存器的異步清除信號(hào)提供了理想的方法 。 嵌入式陣列 嵌入式陣列由一系列嵌入式陣列塊 (EAB)構(gòu)成 。 在要實(shí)現(xiàn)存儲(chǔ)器功能時(shí) ,每個(gè) EAB可提供 2048個(gè)存儲(chǔ)位 ,用來(lái)構(gòu)造 RAM、 ROM、 FIFO和雙口 RAM。 在要實(shí)現(xiàn)乘法器 、 微控制器 、 狀態(tài)機(jī)及復(fù)雜邏輯時(shí) ,每個(gè) EAB可貢獻(xiàn) 100到 600個(gè)門(mén) 。 EAB可單獨(dú)使用 ,也可組合起來(lái)使用 。 邏輯陣列 邏輯陣列由一系列邏輯陣列塊 (LAB)構(gòu)成 。 每個(gè)LAB由八個(gè)邏輯單元 （ LE） 和一些局部互連組成 。 每個(gè) LE包含一個(gè) 4輸入的查找表 （ LUT） 、 一個(gè)可編程觸發(fā)器 、 進(jìn)位鏈和級(jí)連鏈等 。 每個(gè) LAB相當(dāng)于 96個(gè)可用邏輯門(mén) ,可以構(gòu)成一個(gè)中規(guī)模的邏輯塊 ,如 8位計(jì)數(shù)器 、地址譯碼器或狀態(tài)機(jī)等 。 也可以將多個(gè) LAB組合起來(lái)構(gòu)成一個(gè)更大規(guī)模的邏輯塊 。 Fast Track互連 FLEX10K器件內(nèi)部信號(hào)的互連和器件引腳之間的信號(hào)互連是由縱橫貫穿整個(gè)器件的快速通道（ Fast Track）互連提供的。 I/O單元 每個(gè) I/O引腳由位于行 、 列互連通道末端的 I/O單元 （ IOE） 饋接 。 每個(gè) IOE含有一個(gè)雙向緩沖器和一個(gè)可作為輸入 /輸出 /雙向寄存器的觸發(fā)器 。 當(dāng) IOE作為專(zhuān)用時(shí)鐘引腳時(shí) ,這些寄存器提供特殊性能 。 當(dāng) IOE作為輸入時(shí) ， 這些寄存器提供 0ns的保持時(shí)間 。 當(dāng) IOE作為輸出時(shí) ,這些寄存器提供 輸出延時(shí) 。 IOE還具有許多其它特性 ,如 JTAG編程支持 、擺率控制 、 三態(tài)緩沖和漏極開(kāi)路輸出等 。 FLEX10K器件的結(jié)構(gòu)如圖 。 一組 LE構(gòu)成一個(gè) LAB,多個(gè) LAB成行成列排列組成邏輯陣列 。 邏輯陣列每行也包含一個(gè) EAB。 LAB和 EAB通過(guò)快速通道Fast Track連接 。 IOE位于 Fast Track行線和列線的兩端 。 圖 FLEX10K器件結(jié)構(gòu)圖 I O E I O E I O E I O E I O E I O E I O E I O E嵌入式陣列塊I / O 單元（ I O E ）EA BEA B列連線帶I O EI O E?I O EI O E?行連線帶I O EI O E?I O EI O E?邏輯陣列邏輯陣列塊邏輯單元局部連線I O E I O EI O E I O E I O E I O E I O E I O E I O E I O E I O E I O E嵌入式陣列塊邏輯陣列 EAB是在輸入輸出口上帶有寄存器的柔性 （ 可變更 ） RAM塊 ,它用于實(shí)現(xiàn)一般陣列兆 (Mega)功能 。 因?yàn)槠浯蠖`活 ,EAB也適用于實(shí)現(xiàn)像乘法器 ,矢量定標(biāo)器 ,校驗(yàn)等邏輯 。 EAB還可用于數(shù)字濾波器和微控制器等邏輯中 。 EAB的邏輯功能通過(guò)配置期間用只讀模式對(duì) EAB編程產(chǎn)生一個(gè)大型 LUT來(lái)實(shí)現(xiàn) 。 使用查找表 LUT實(shí)現(xiàn)組合邏輯要比一般算法快 。 EAB的快速時(shí)間通道使這一先進(jìn)特性得到進(jìn)一步加強(qiáng) ,它允許設(shè)計(jì)者在沒(méi)有像 LE或 FPGARAM塊存在布線延時(shí)的同一級(jí)邏輯中實(shí)現(xiàn)復(fù)雜的邏輯功能 。 例如 ,單個(gè) EAB可以實(shí)現(xiàn)一個(gè)帶有 8輸入和 8輸出的4 4乘法器 ,參數(shù)化功能模塊如 LPM功能塊能自動(dòng)選用EAB的優(yōu)點(diǎn) 。 EAB比 FPGA的優(yōu)點(diǎn)在于 :FPGA用小陣列分布式RAM塊實(shí)現(xiàn)板級(jí) RAM功能 ,這些 RAM塊尺寸增大時(shí)其延時(shí)時(shí)間難以預(yù)測(cè) 。此外 ,FPGARAM塊易于存在布線問(wèn)題 ,因?yàn)樾?RAM塊必須連接到一起來(lái)形成一個(gè)大的RAM塊 ,相比之下 ,EAB可以用來(lái)實(shí)現(xiàn)較大的專(zhuān)用 RAM塊 ,消除了相關(guān)的時(shí)序問(wèn)題和布線問(wèn)題 。 EAB用作同步 RAM,要比異步 RAM更容易使用 。因?yàn)槭褂卯惒?RAM電路時(shí) ,必須產(chǎn)生寫(xiě)使能 （ WE） 信號(hào) ,并確保數(shù)據(jù)和地址信號(hào)滿足相對(duì) WE的建立和保持時(shí)間 。 相比之下 ,EAB的同步 RAM產(chǎn)生自己的 WE信號(hào)和與全局時(shí)鐘匹配的自定序信號(hào) 。 這種自定序 RAM電路 ,只要求滿足全局時(shí)鐘的建立和保持時(shí)間 。 EAB用作 RAM時(shí) ,每個(gè) EAB能配置成 256 12 1024 2048 1等尺寸 。 更大的 RAM可由多個(gè) EAB組合在一起組成 。 例如 ,兩個(gè) 256 8的 RAM塊可組成一個(gè) 256 16的 RAM,兩個(gè) 512 4的 RAM可以組合成一個(gè) 512 8的 RAM,如圖 。 圖 FLEX10K器件 EAB組成 RAM的方法 2 5 6 85 1 2 42 5 6 82 5 6 82 5 6 1 65 1 2 45 1 2 45 1 2 81 0 2 4 22 0 4 8 1圖 FLEX10K器件嵌入式陣列塊 (EAB) 數(shù)據(jù)：8 , 4 , 2 , 1w i d e地址：8 , 9 , 1 0 , 1 1w i d e寫(xiě)允許輸入時(shí)鐘輸出時(shí)鐘DDD寫(xiě)脈沖電路R A M / R O M2 5 6 85 1 2 41 0 2 4 22 0 4 8 1DQ：8 , 4 , 2 , 1w i d e 如果需要 ,一個(gè)器件中的所有 EAB可級(jí)聯(lián)成一個(gè)單一 RAM。 EAB能級(jí)聯(lián)形成多達(dá) 2048字的 RAM塊而不影響時(shí)序。 Altera的 MAX+PLUSⅡ 軟件能自動(dòng)組合EAB形成設(shè)計(jì)者指定的 RAM。如圖 ,EAB提供了一個(gè)靈活的時(shí)鐘信號(hào)驅(qū)動(dòng)和控制配置選項(xiàng) ,EAB的輸入和輸出可以使用不同的時(shí)鐘。寄存器能被獨(dú)立地加在數(shù)據(jù)輸入、 EAB輸出或地址以及 WE輸入中。寫(xiě)使能信號(hào) WE可以用全局信號(hào)或 EAB局部互連信號(hào)驅(qū)動(dòng)。EAB時(shí)鐘信號(hào)可使用全局信號(hào)、專(zhuān)用時(shí)鐘引腳及 EAB局部互連信號(hào)驅(qū)動(dòng)。因?yàn)?LE驅(qū)動(dòng) EAB局部互連 ,所以 LE能控制 EAB的 WE信號(hào)或時(shí)鐘信號(hào)。 EAB含有一個(gè)行互連饋入端 ,EAB的輸出同時(shí)驅(qū)動(dòng)行互連通道和列互連通道 。 每個(gè) EAB輸