【文章內容簡介】 稱功耗 – 延遲積 )來 綜合評價門電路的性能，即M = P tpd 　　性能優(yōu)越的門電路應具有功耗低、工作速度高的特點，然而這兩者矛盾。 M 又稱品質因素，值越小，說明綜合性能越好。 EXIT2. TTL 集成邏輯門的使用要點 (1)電源電壓用 + 5 V， 74 系列應滿足 5 V ? 5% 。(2)輸出端的連接 普通 TTL 門輸出端不允許直接并聯(lián)使用。 三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時刻只能有一個門工作，其他門輸出處于高阻狀態(tài)。 集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源 VCC 之間應接負載電阻 RL。 輸出端不允許直接接電源 VCC 或直接接地。輸出電流應小于產品手冊上規(guī)定的最大值。 EXIT3. 多余輸入端的處理 與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接。接 VCC 通過 1 ~ 10 k? 電阻接 VCC與有用輸入端并接　 　 TTL 電路輸入端懸空時相當于輸入高電平，做實驗時與門和與非門等的 多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。EXIT或門和或非門的多余輸入端接邏輯 0或者與有用輸入端并接EXIT[例 ] 欲用下列電路實現(xiàn)非運算，試改錯。　　 (ROFF ? 700 ?， RON ? k?)EXIT解：OC 門輸出端需外接上拉電阻 RCY = 1 Y = 0 RI RON ，相應輸入端為高電平。510Ω RI ROFF ，相應輸入端為低電平。EXITAuIYuOVDDSGDDGSBVPVNB 增強型 NMOS 管(驅動管 )增強型 PMOS 管(負載管 )構成互補對稱結構(一 )電路基本結構 要求 VDD UGS(th)N +｜ UGS(th)P｜且 UGS(th)N =｜ UGS(th)P｜ GS(th)N增強型 NMOS 管開啟電壓 NMOS 管的襯底接電路最低電位， PMOS管的襯底接最高電位，從而 保證襯底與漏源間的 PN 結始終反偏。 .uGSN+增強型 PMOS 管開啟電壓uGSP+uGSN UGS(th)N 時，增強型 NMOS 管導通uGSN UGS(th)N 時，增強型 NMOS 管截止OiDuGSUGS(th)N增強型 NMOS 管轉移特性 時 , 增強型 PMOS 管導通 時 , 增強型 PMOS 管截止OiDuGSUGS(th)P增強型 PMOS 管轉移特性一 電路基本結構 UIL = 0 V， UIH = VDD CMOS 集成邏輯門電路一、 CMOS反相器EXITAuIYuOVDDSGDDGSVP襯底 BVN襯底 B(二 )工作原理 ROFFNRONPuO+VDDSDDS導通電阻 RON 截止電阻 ROFFRONNROFFPuO+VDDSDDS可見該電路構成 CMOS 非門，又稱 CMOS 反相器。　　無論輸入高低， VN、 VP 中總有一管截止，使靜態(tài)漏極電流 iD ? 0。因此 CMOS 反相器靜態(tài)功耗極微小。 ◎ 輸入為低電平， UIL = 0V 時，uGSN = 0V UGS(th)N ，UIL = 0V截止uGSN+VN 截止，VP 導通，導通uGSP+uO ? VDD 為高電平。襯底襯底截止uGSP+導通uGSN+◎ 輸入為高電平 UIH = VDD 時，uGSN = VDD UGS(th)N , VN 導通，VP 截止，◎ 輸入為低電平 UIL = 0 V 時， 截止，導通， O VDD , 為高電平。IH = VDDuO ? 0 V ，為低電平。EXIT二、 CMOS 與非門和或非門 1. CMOS 與非門 ? ABVDDVPB VPAVNAVNBY 每個輸入端對應一對 NMOS 管和 PMOS 管。 NMOS 管為驅動管， PMOS 管為負載管。輸入端與它們的柵極相連。與非門結構特點：驅動管相串聯(lián) ，負載管相并聯(lián) 。EXITABVDDVPB VPAVNAVNBY CMOS 與非門工作原理11導通導通截止 截止0 驅動管均導通， 負載管均截止， 輸出為低電平。 ◆ 　　 當輸入均為 高電平時： 低電平輸入端相對應的驅動管截止，負載管導通，輸出為高電平。 ◆ 　當輸入中有 低電平時：0截止導通1因此 Y = ABEXIT2. CMOS 或非門 ABVDDVPBVPAVNA VNBY或非門結構特點：驅動管相并聯(lián) ，負載管相串聯(lián) 。Y = A+BEXITYABuOuIVDD1漏極開路的 CMOS與非 門電路三、漏極開路的 CMOS 門 簡稱 OD 門 與 OC 門相似，常用作驅動器、電平轉換器和實現(xiàn)線與等。Y = AB構成與門 構成輸出端開路的非門需外接上拉電阻 RDEXITC、 C 為互補控制信號 由一對參數(shù)對稱一致的增強型 NMOS 管和 PMOS 管并聯(lián)構成。 PMOSCuI/uOVDDCMOS傳輸 門電路結構uO/uIVPCNMOSVN四、 CMOS 傳輸門 工作原理 MOS 管的漏極和源極結構對稱，可互換使用，因此 CMOS 傳輸門的輸出端和輸入端也可互換。 當 C = 0V， uI = 0 ~ VDD 時， VN、VP 均截止，輸出與輸入之間呈現(xiàn)高電阻，相當于開關斷開。 uI 不能傳輸?shù)捷敵龆?，稱傳輸門關閉。 當 C = VDD， uI = 0 ~ VDD 時， VN、VP 中至少有一管導通，輸出與輸入之間呈現(xiàn)低電阻，相當于開關閉合。 uO = uI，稱傳輸門開通。 C = 1， C = 0 時，傳輸門開通， uO = uI； C = 0， C = 1 時，傳輸門關閉，信號不能傳輸。EXITPMOSCuI/uOVDDCMOS傳輸 門電路結構uO/uIVPCNMOSVN 傳輸門是一個理想的 雙向開關，可傳輸模擬信號 ，也可傳輸 數(shù)字信號 。TGuI/uO uO/uICC傳輸門邏輯符號 TG 即 Transmission Gate 的縮寫 四、 CMOS 傳輸門 EXIT 在反相器基礎上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它們的柵極分別受 EN 和 EN 控制。五、 CMOS 三態(tài)輸出門 AENVDDYVP2VP1VN1VN2低電平使能的 CMOS 三態(tài)輸出門工作原理001導通導通Y=A110截止截止Z EN = 1 時， VP VN2 均截止，輸出端 Y 呈現(xiàn)高阻態(tài)。 因此構成使能端低電平有效的三態(tài)門。 EN = 0 時， VP2 和 VN2 導通，呈現(xiàn)低電阻，不影響 CMOS 反相器工作。 Y = AENEXIT六、 CMOS 數(shù)字集成電路應用要點 (一 )CMOS 數(shù)字集成電路系列 CMOS4000 系列 功耗極低、抗干擾能力強；電源電壓范圍寬 VDD = 3 ~ 15 V；工作頻率低， fmax = 5 MHz；驅動能力差 。高速 CMOS 系列(又稱 HCMOS 系列 ) 功耗極低、抗干擾能力強；電源電壓范圍 VDD = 2 ~ 6 V；工作頻率高， fmax = 50 MHz；驅動能力強。 提高速度措施：減小MOS 管的極間電容。 由于 CMOS電路 UTH ? VDD / 2，噪聲容限UNL ? UNH ? VDD / 2，因此抗 干擾能力很強。電源電壓越高，抗干擾能力越強。EXIT民品 軍品 VDD = 2 ~ 6 V T 表示與 TTL 兼容VDD = ~ V CC54HC / 74HC 系列CC54HC / 74HC 系列 TT按 電源電壓 不同分為 按工作溫度不同分為 CC74 系列 CC54 系列 高速 CMOS 系列EXIT1. 注意不同系列 CMOS 電路允許的電源電壓范圍不同， 一般多用 + 5 V。電源電壓越高，抗干擾能力也越強。 2. 閑置輸入端的處理 不允許懸空。 可與使用輸入端并聯(lián)使用。但這樣會增大輸入電容，使速度下降，因此工作頻率高時不宜這樣用。 與門和與非門的閑置輸入端可接正電源或高電平；或門和或非門的閑置輸入端可接地或低電平。 (二 )CMOS 集成邏輯門使用的注意要點 EXIT主要要求： 可編程邏輯器件的技術簡介了解可編程邏輯器件的分類 　可編程邏輯器件了解低密度可編程邏輯器件的編程原理 EXIT 可編程邏輯器件設計技術簡介 是由編程來確定其邏輯功能的器件。Programmable Logical Device，簡稱 PLD ● 邏輯電路的設計和測試均可在計算機上實現(xiàn)，設計成功的電路可方便地下