【文章內(nèi)容簡(jiǎn)介】 B構(gòu)成 FIFO讀寫(xiě)2x時(shí)鐘 T數(shù)據(jù)讀計(jì)數(shù)器ENA Q[]讀計(jì)數(shù)器ENA Q[]地址 []數(shù)據(jù) []寫(xiě)使能D輸出 [] Q輸出1x時(shí)鐘 EAB不只用于存儲(chǔ)功能 ,由于嵌入式陣列可以被看做是一個(gè)大的 LUT,所以對(duì)于實(shí)現(xiàn)高扇入函數(shù)很理想 ,而低復(fù)雜性和隨機(jī)性可在邏輯單元 LE中實(shí)現(xiàn) . FLEX 10K器件包括組合邏輯和寄存器 ,能實(shí)現(xiàn)相對(duì)簡(jiǎn)單的功能 , 隨著功能的簡(jiǎn)單化 ,所需邏輯單元的數(shù)量增長(zhǎng)較快 .相比之下 ,嵌入式陣列是用簡(jiǎn)單的單級(jí)邏輯實(shí)現(xiàn)函數(shù)的 ,因此具有更高的器件效率和更好的性能 .許多復(fù)雜的功能都能在一個(gè) EAB中實(shí)現(xiàn) ,這樣占用的器件面積會(huì)更小 ,并且比邏輯單元的實(shí)現(xiàn)時(shí)延更短 ,速度更快 .161。 存儲(chǔ)器功能? 用作同步或者異步 RAM? 單端口或者雙端口 FIFO? RAM 可用來(lái)實(shí)現(xiàn)動(dòng)態(tài)硬件重配置161。 邏輯功能? 配置時(shí)， EAB是可以預(yù)裝的 ? 實(shí)現(xiàn)一個(gè)大的查找表，尤其適用于快速乘法器，狀態(tài)機(jī)和算術(shù)邏輯單元等 LUT 邏輯功能通過(guò)配置在只讀模式下對(duì) EAB編程，可生成一個(gè)大的 LUT用 LUT查找結(jié)果比用算法計(jì)算要快的多。（ 1）對(duì)稱乘法器是兩個(gè)具有相同寬度的輸入信號(hào)乘法器。（ 2）并行乘法器。（ 3）時(shí)域多選乘法器 。（ 4）非對(duì)稱乘法器。（ 5）數(shù)字濾波器。（ 6）動(dòng)態(tài)重配置。兩個(gè)被乘數(shù)進(jìn)入 EAB的地址輸入端，從數(shù)據(jù)輸出端讀取結(jié)果。為了提高速度，并行乘法器用多個(gè) EAB并行產(chǎn)生全部的局部結(jié)果。 一個(gè)時(shí)域多選乘法器用一個(gè) EAB，在不同的時(shí)鐘周期復(fù)用同一個(gè) EAB產(chǎn)生全部的局部結(jié)果。 EAB地址輸入端的多路選擇器控制每一個(gè)局部結(jié)果的相位，把結(jié)果乘以 16的 n次方得到每個(gè)相應(yīng)的有效位。一個(gè)累加器把局部的結(jié)果相加產(chǎn)生最終的結(jié)果。非對(duì)稱乘法器可以實(shí)現(xiàn)兩個(gè)不等寬的數(shù)據(jù)相乘。 嵌入式陣列能夠有效地實(shí)現(xiàn)定點(diǎn)乘法器，定點(diǎn)乘法器常用于數(shù)據(jù)路徑的應(yīng)用，這些都需要一個(gè)常數(shù)來(lái)乘或調(diào)整一系列數(shù)據(jù)把固定的系數(shù)結(jié)果存放在 LUT中產(chǎn)生高性能的調(diào)整功能。由于系數(shù)只存放在 LUT中值的影響，那么它就可以在操作的任何階段被重寫(xiě)。 在任何時(shí)候都可以重寫(xiě) EAB的內(nèi)容，而不重新配置整個(gè)器件。因此 EAB的邏輯功能在器件的其他部分工作時(shí)改變。要實(shí)現(xiàn)動(dòng)態(tài)配置，外部數(shù)據(jù)必須把新的配置數(shù)據(jù)寫(xiě)入 EAB。數(shù)據(jù)可以從 ROM、 RAM、或 CPU端口讀入。EAB 可以用來(lái)實(shí)現(xiàn)乘法器VS非流水線結(jié)構(gòu) ,使用 35個(gè) LE,速度為 34 MHz 流水線結(jié)構(gòu)速度為 100 MHz, EAB8 890 MHz用 EAB實(shí)現(xiàn)的流水線乘法器操作速度可達(dá) 90 MHz!實(shí)例 : 4x4 乘法器+(6LE)+(6LE)+(7LE)8LELELELELELELELELELELELELELELELE二 邏輯單元 (LE) 邏輯單元 (LE)是 FLEX 10K 結(jié)構(gòu)中的最小單元 ,它很緊湊 ,能有效地實(shí)現(xiàn)邏輯功能 .每個(gè) LE含有一個(gè) 4輸入的 LUT,一個(gè)帶有同步使能的可編程觸發(fā)器 ,一個(gè)進(jìn)位鏈和一個(gè)級(jí)聯(lián)鏈 .每個(gè) LE都能驅(qū)動(dòng)局域互連和快速通道互連。 LE有兩個(gè)驅(qū)動(dòng)互連輸出，一個(gè)是驅(qū)動(dòng)局部的互連輸出，另一個(gè)是驅(qū)動(dòng)行或列的快速通道的互連輸出，這兩個(gè)輸出可以單獨(dú)控制。邏輯單元的結(jié)構(gòu)圖FLEX 系列的進(jìn)位鏈DFF進(jìn)位輸入(來(lái)自上一個(gè)邏輯單元 )S1LE1查找表LUT進(jìn)位鏈DFF S2LE2A1B1A2B2進(jìn)位輸出(到 LAB中的下一個(gè)邏輯單元 )進(jìn)位鏈查找表LUT快速加法器 , 比較器和計(jì)數(shù)器進(jìn)位鏈基準(zhǔn)參數(shù)161。 使用 FLEX系列的進(jìn)位鏈提高速度 (以 2速度等級(jí)為參考 )? 8位加法器速度可達(dá) 172 MHz? 16位加法器速度可達(dá) 108 MHz? 24位加法器速度可達(dá) 77 MHzFLEX 系列的級(jí)聯(lián)鏈“與 ”級(jí)聯(lián)鏈 “或 ”級(jí)聯(lián)鏈LUTLUTIN [3..0]IN [4..7]LUTIN [(4n1)..4(n1)]LUTLUTIN [3..0]IN [4..7]LUTIN [(4n1)..4(n1)]LE1LE2LEnLE1LE2LEn ns ns16位地址譯碼速度可達(dá) + = ns性能優(yōu)越 , 適合扇入大的邏輯功能級(jí)聯(lián)鏈基準(zhǔn)參數(shù)n 使用 FLEX系列的級(jí)聯(lián)鏈實(shí)現(xiàn)扇入很多的邏輯函數(shù) . 相鄰的的 LUT用來(lái)并行地計(jì)算函數(shù)的各個(gè)部分，級(jí)聯(lián)鏈把中間結(jié)果串聯(lián)起來(lái)。級(jí)連鏈可以使用邏輯 “與 ”或者邏輯 “或 ”來(lái)連接相鄰 LE的輸出。 l 每增加一個(gè) LE，函數(shù)的有效輸入增加 4個(gè)，其延遲大約會(huì)增加 l n個(gè) LE實(shí)現(xiàn) 4n個(gè)變量函數(shù)， LE的延時(shí)接近 ，級(jí)連鏈的延時(shí)約 。 邏輯單元的工作模式 正常模式適合于一般的邏輯應(yīng)用和各種譯碼功能，它可以發(fā)揮級(jí)連模式的優(yōu)勢(shì)四輸入查找表PRNDENACLRNDATA1DATA2DATA3DATA4進(jìn)位輸入級(jí)連輸入LE輸出到快速通道連接LE輸出到局部連接級(jí)連輸出 。 運(yùn)算模式提供兩個(gè) 3輸入 LUT，它們適合于完成加法器、累加器和比較功能。PRNDENACLRN級(jí)連輸出三輸入查找表三輸入查找表級(jí)連模式進(jìn)位模式DATA1DATA2進(jìn)位輸出LE輸出 /減計(jì)數(shù)模式。 加 /減計(jì)數(shù)模式提供計(jì)數(shù)器使能、時(shí)鐘使能、同步加 /減控制和數(shù)據(jù)加載選擇。PRNDENACLRN級(jí)連輸出三輸入查找表三輸入查找表級(jí)連模式進(jìn)位模式DATA1DATA2進(jìn)位輸出DATA3DATA401LE輸出 。 可清除的計(jì)數(shù)器模式類似于加 /減計(jì)數(shù)器方式，但它支持同步清除而不是加 /減控制 。PRNDENACLRN級(jí)連輸出三輸入查找表三輸入查找表進(jìn)位模式DATA1DATA2進(jìn)位輸出DATA3DATA401LE輸出三 I/O單元 （ 1I/O單元包含一個(gè)雙向 I/O緩沖器和一個(gè)寄存器，它既可以用在需要快速建立時(shí)間的外部數(shù)據(jù)的輸入寄存器上，也可以作為要求快速的 “ 時(shí)鐘 — 輸出 ” 性能的數(shù)據(jù)輸出寄存器。161。 每個(gè) IOE中輸出緩沖器輸出信號(hào)的電壓擺率可調(diào)，可通過(guò)配置達(dá)到低噪聲或高速度的要求。n 每個(gè) IOE的時(shí)鐘、清除、時(shí)鐘使能和輸出使能均由被稱為周邊控制總線的 I/O控制信號(hào)網(wǎng)絡(luò)提供 （ 2） I/O單元的方塊圖 通往行或者列來(lái)自行或者列來(lái)自邏輯單元（ LE）轉(zhuǎn)換速度控制CLR [1..0]ENA[5..0]CLK[3..0]OE[7..0]128462周圍控制總線 [11..0]通往邏輯單元（ LE）2專用時(shí)鐘漏極開(kāi)路控制全器件清零信號(hào)全器件輸出關(guān)閉信號(hào)CLRNENAD Q（ 3）周邊控制總線使用的高速驅(qū)動(dòng)的能使通過(guò)器件的偏移最小它提供了多達(dá) 12個(gè)周邊控制信號(hào)，其分配如下：8個(gè)輸出使能信號(hào)、 6個(gè)時(shí)鐘使能信號(hào)、 2個(gè)時(shí)鐘信號(hào)以及 2個(gè)清除信號(hào)。? 所需的信號(hào)多于 6個(gè)時(shí)鐘使能或 8個(gè)輸出使能信號(hào)，則可由一個(gè)特定的 LE驅(qū)動(dòng)時(shí)鐘使能和輸出使能信號(hào)來(lái)實(shí)現(xiàn)對(duì)器件中每個(gè) IOE的控制。? 周邊控制總線上的信號(hào)能夠驅(qū)動(dòng) 4個(gè)全局信號(hào) （ 4） 行到 I/O單元的連接當(dāng) IOE作為一個(gè)輸入信號(hào)時(shí)，它可以驅(qū)動(dòng)兩個(gè)獨(dú)立的行通道，當(dāng) IOE作為輸出信號(hào)時(shí)，其輸出信號(hào)由一個(gè)對(duì)行通道進(jìn)行選擇的 n選 1多路選擇器驅(qū)動(dòng)。多路選擇器的 n隨器件中的列數(shù)變化。由 8個(gè) IOE分別與行通道相連，每個(gè) IOE最多驅(qū)動(dòng) 2個(gè)行通道。 IOE1IOE1每個(gè) IOE由一個(gè) m選 1多路選擇驅(qū)動(dòng)器每個(gè) IOE最多驅(qū)動(dòng) 2個(gè)行通道行快速通道連接（ 5） 列到 I/O單元的連接當(dāng) IOE作為一個(gè)輸入時(shí)，它最多驅(qū)動(dòng)兩個(gè)獨(dú)立列通道；當(dāng) IOE作為輸出時(shí)，信號(hào)由多路選擇器驅(qū)動(dòng)，該選擇器的選擇信號(hào)來(lái)自列通道。兩個(gè) IOE分別連接到列通道的兩邊。每個(gè) IOE能夠由列通道通過(guò)一個(gè) 16選 1多路選擇器來(lái)驅(qū)動(dòng) 。 IOE1IOE1每個(gè) IOE由一個(gè) 16選 1多路選擇驅(qū)動(dòng)器每個(gè) IOE最多驅(qū)動(dòng) 2個(gè)行通道列快速通道連接四 輸出配置l 慢擺率減小系統(tǒng)噪聲，附加了大約 。l 快擺率用在系統(tǒng)速度要求高的輸出，可適當(dāng)降地噪聲的影響。設(shè)計(jì)人員可以在輸入過(guò)程中① 在指定引腳之間的擺率。② 在引腳之間設(shè)定默認(rèn)擺率③ 還可將每個(gè)引腳設(shè)定為漏極開(kāi)路狀態(tài) ① ② 每個(gè) I/O引腳都提供了可供選擇的漏極開(kāi)路輸出，這種漏極開(kāi)路輸出：l 能夠提供系統(tǒng)級(jí)的控制信號(hào)l 能夠驅(qū)動(dòng) COMS輸入引腳，該漏極開(kāi)路輸出有一個(gè)到 電源的上拉電阻。開(kāi)路有效時(shí)驅(qū)動(dòng)低電平，無(wú)效時(shí)可由電阻拉到 I/O接口 FLEX 10K支持多電壓 I/O接口，允許 FLEX 10K、 FLEX 10KA和FLEX 10K接到以不同電源電壓工作的系統(tǒng)中。這些器件有一組供內(nèi)部電路工作的電源和供輸入緩沖器工作的電源引腳 VCCINT一組 I/O輸出驅(qū)動(dòng)器的電源引腳 VCCIO。 VCCINT必須始終接到 l 在 VCCINT 電平下，輸入電壓是 TTL電平，并同 l 當(dāng) VCCIO引腳接 ，輸出電平與 ；而當(dāng) VCCIO引腳接 ，輸出電平與 兼容。l VCCIO電平低于 ，將會(huì)在 tOD參數(shù)上增加一個(gè)額定的短延時(shí)。一般性測(cè)試 每個(gè) FLEX 10K器件都經(jīng)過(guò)了功能測(cè)試，并保證合格。 每個(gè)可配置的 SRAM位均可測(cè)試，并且所有邏輯功能保證 100%地可配置。在制造過(guò)程的各個(gè)階段，采用了多種測(cè)試數(shù)據(jù)對(duì)器件進(jìn)行配置。VccC1器件上升和下降時(shí)間〈 3ns250器件輸出 到測(cè)試系統(tǒng)定時(shí)模型 連續(xù)式高性能的 FastTrack互連資源確?？深A(yù)測(cè)性能和準(zhǔn)確的仿真分析。定時(shí)模型給出了電路中對(duì)應(yīng)的各種路徑和各單元的延時(shí)，能夠估算出信號(hào)源經(jīng)過(guò)互連線到指令位置的性能。專用時(shí)鐘輸入 內(nèi)部連接 I/O單元邏輯單元 嵌入式陣 列塊 FLEX 10KA 的特點(diǎn)161。 高達(dá) 25萬(wàn)門(mén)的密度161。 基于具有革命意義的 FLEX 10K嵌入式陣列結(jié)構(gòu)161。 , 161。 (計(jì)數(shù)器時(shí)鐘頻率 )高達(dá) 104MHz的性能161。 低功耗161。 接受 (與 TTL和 CMOS電平兼容的 )161。 與 FLEX 10K系列兼容161。 1速度等級(jí)的器件已經(jīng)面市 !密度領(lǐng)先存儲(chǔ)器容量(單位 : Bit)典型可用門(mén)EPF10K10/AEPF10K20EPF10K30/AEPF10K40EPF10K5/VEPF10K70EPF10K100/AEPF10K130VEPF10K250A基于 161。 SRAM 工藝EPF10K50 ,三層金屬工藝EPF10K50A ,四層金屬工藝芯片面積更小，成本更低功耗方面的改進(jìn)功耗(W)EPF10K50 EPF10K100n FLEX 10KAn FLEX 10K 的供電電壓進(jìn)一步減少功耗P = VI這里 ,P 表示功率V 表示電壓I 表示電流靈活的操作電壓161。 工作在 161。 接受所有系列成員的 ? 使用 GND V 或者 GND VFLEX 10KA 器件Logic FLEX 10KA系列 : 門(mén)陣列的換代產(chǎn)品161。 密度領(lǐng)先? 最高可達(dá) 25萬(wàn)門(mén)161。 工藝領(lǐng)先? ,四層金屬161。 性能領(lǐng)先? ，接受 ? 104MHz的系統(tǒng)速度161。 封裝領(lǐng)先? BGA? QFP161。 價(jià)格低廉FLEX 10K 系列的 “Metal Friendly” 結(jié)構(gòu)無(wú)晶體管互連使多層金屬工藝達(dá)到最優(yōu)應(yīng)用 金屬互連結(jié)構(gòu) EmbeddedArray Block(EAB)IOE IOE IOE IOE IOE IOEIOE IOEIOEIOEIOEIOEIOEIOEEmbeddedArray Block(EAB)I/O 單元(IOE)邏輯陣列塊局部互連列快速通道互連IOE IOEIOE IOEIOEIOE邏輯陣列邏輯單元行快速通道互連嵌入式陣列具有競(jìng)爭(zhēng)力的有限擴(kuò)散結(jié)構(gòu)CLB1CLB2CLB3CLB4CLB8CLB5CLB6CLB7CLB12CLB9CLB10CLB11CLB13CLB14CLB15CLB16PSMPSM PSM PSMPSM PSMPSM PSM PSM