可編程邏輯器件(編輯修改稿)
2025-01-16 12:06 本頁面
【文章內(nèi)容簡介】 PAL20L10等。 在有些可編程 I/O結(jié)構(gòu)的 PAL器件中，在與或邏輯陣列的輸出和三態(tài)緩沖器之間還設(shè)置有可編程的異或門。通過對異或門一個可編程輸入端的編程可以控制輸出的極性。3/1/2023 253. 寄存器型輸出結(jié)構(gòu)： 也稱作時序結(jié)構(gòu)，如下圖所示。用途：產(chǎn)生時序邏輯電路3/1/2023 264. 帶異或門的寄存器型輸出結(jié)構(gòu)：目前常用的產(chǎn)品有 PAL20X PAL20X8(X表示異或輸出型 )等。時序邏輯電路還可便于對 “ 與 或 ” 輸出求反3/1/2023 275. 運算選通反饋輸出結(jié)構(gòu)：時序邏輯電路可產(chǎn)生 A、 B的十六種算術(shù)、邏輯運算3/1/2023 28 PAL器件產(chǎn)品型號說明(1) 生產(chǎn)廠家對 PAL器件的命名，前面一般還有廠家的標志；(2) 代表制造工藝：空白代表 TTL， C代表 CMOS。(3) 代表 PAL器件的最大陣列輸入數(shù)；(4) 代表輸出電路類型（見另頁）。(5) 代表最大的組合輸出端數(shù)目或最大的寄存器數(shù)目。(6) 表示器件功耗級別、速度等級，封裝形式等信息。3/1/2023 293/1/2023 30 PAL的應(yīng)用舉例【例 】 用 PAL器件設(shè)計一個數(shù)值判別電路。要求判斷 4位二進制數(shù) DCBA的大小屬于 0~ 6~11~15三個區(qū)間的哪一個之內(nèi)。解 ：設(shè) Y0=1 表示 DCBA的數(shù)值在 05之間；設(shè) Y1=1 表示 DCBA的數(shù)值在 610之間；設(shè) Y2=1 表示 DCBA的數(shù)值在 1115之間；則可列真值表如下：3/1/2023 31輸 入 輸 出D C B A Y0 Y1 Y20 0 0 0 1 0 00 0 0 1 1 0 00 0 1 0 1 0 00 0 1 1 1 0 00 1 0 0 1 0 00 1 0 1 1 0 00 1 1 0 0 1 00 1 1 1 0 1 0輸 入 輸 出D C B A Y0 Y1 Y21 0 0 0 0 1 01 0 0 1 0 1 01 0 1 0 0 1 01 0 1 1 0 0 11 1 0 0 0 0 11 1 0 1 0 0 11 1 1 0 0 0 11 1 1 1 0 0 1寫出表達式：3/1/2023 32卡諾圖化簡： 這是一組具有四輸入變量，三輸出端的組合邏輯函數(shù)。用 PAL器件實現(xiàn)，應(yīng)選四個以上輸入端，三個以上輸出端的器件，且至少有一個輸出含有三個以上的乘積項。所以可選擇 PAL14H4。然后按表達式進行編程即可。 圖見 Y0 Y1 Y21 1 1 1 1 11 1 1 1 11 11 1 13/1/2023 33 采用 E2CMOS工藝和靈活的輸出結(jié)構(gòu)，有電擦除、可反復(fù)編程的特性。 與 PAL相比， GAL的輸出結(jié)構(gòu)配置了可以任意組態(tài)的 輸出邏輯 宏單元 OLMC（ Output Logic Macro Cell）。因此，同一型號的 GAL器件可滿足多種不同的需要。一、電路結(jié)構(gòu)形式可編程 “ 與 ” 陣列 + 固定 “ 或 ” 陣列 + 可編程輸出電路OLMC 通用陣列邏輯（ GAL）3/1/2023 34GAL和 PAL在結(jié)構(gòu)上的區(qū)別見下圖：3/1/2023 35?(a) 邏輯圖； (b) 引腳圖 GAL16V8邏輯圖及引腳圖3/1/2023 36二 、 GAL輸出邏輯宏單元 OLMC的組成 輸出邏輯宏單元 OLMC 由或門、異或門、 D觸發(fā)器、多路選擇器 MUX、時鐘控制、使能控制和編程元件等組成，如下圖：3/1/2023 371個或門1個異或門 1個 D觸發(fā)器功能：將與陣列的乘積項進行邏輯或，然后送到異或門A與極性控制信號 XOR(n)異或。當 XOR（ n）
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1