可編程邏輯器件(已修改)
2025-01-06 12:06 本頁面
【正文】 第八章 可編程邏輯器件 可編程陣列邏輯 (PAL) 通用陣列邏輯 (GAL) 高密度 PLD 現(xiàn)場(chǎng)可編程門陣列（ FPGA） 概述 現(xiàn)場(chǎng)可編程邏輯陣列 (FPLA)3/1/2023 1 概述目前集成電路分為 通用型 和 專用型 兩大類。通用集成電路 ：如前面講過的 SSI， MSI， CPU等。特點(diǎn)：1. 可實(shí)現(xiàn)預(yù)定制的邏輯功能，但功能相對(duì)簡(jiǎn)單；2. 構(gòu)成復(fù)雜系統(tǒng)時(shí)，功耗大、可靠性差，靈活性差。專用型集成電路 （ ASIC）分為定制型和半定制型。（一）定制型：由用戶提出功能，交工廠生產(chǎn)。其特點(diǎn)是1. 體積小、功耗低、可靠性高 ,2. 批量小時(shí)成本高，設(shè)計(jì)制造周期長(zhǎng)。3. 用戶不可編程。一、數(shù)字集成電路按邏輯功能分類3/1/2023 2（二）半定制型：是廠家作為通用產(chǎn)品生產(chǎn)，而邏輯功能由用戶自行編程設(shè)計(jì)的 ASIC芯片 ,如可編程邏輯器件（PLD）。其特點(diǎn)是：1. 用戶可編程，可加密，因此使用方便；2. 組成的系統(tǒng)體積小，功耗低，可靠性高，集成度高；3. 適合批量生產(chǎn)。二、電子設(shè)計(jì)自動(dòng)化（ EDA－ Electronic Design Automation）簡(jiǎn)介1. PLD是實(shí)現(xiàn)電子設(shè)計(jì)自動(dòng)化的硬件基礎(chǔ)； 3/1/2023 3基于芯片的設(shè)計(jì)方法可編程器件芯 片 設(shè) 計(jì)電路板的設(shè)計(jì)電 子 系 統(tǒng)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法固定功能元件電路板的設(shè)計(jì)電 子 系 統(tǒng)EDA是 “基于芯片的設(shè)計(jì)方法 ”：傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法是 “固定功能集成塊 +連線 ”，見圖。當(dāng)然，僅有硬件還不夠，還要有 EDA軟件。本章只介紹硬件。3/1/2023 4 PLD設(shè)計(jì)流程 基于可編程邏輯器件設(shè)計(jì)分為三個(gè)步驟：設(shè)計(jì)輸入、設(shè)計(jì)實(shí)現(xiàn)、編程。其設(shè)計(jì)流程如下圖。器 件 編 程功能仿真設(shè)計(jì)輸入 原理圖 硬件描述語言設(shè)計(jì)實(shí)現(xiàn) 優(yōu)化 合并、映射 布局、布線器件測(cè)試時(shí)序仿真設(shè)計(jì)實(shí)現(xiàn)： 生成下載所需的各種文件。器件編程： 即 “下載 ”和 “配置 ”，即將編程數(shù)據(jù)放到具體的可編程器件中。3/1/2023 5 PLD設(shè)計(jì)數(shù)字系統(tǒng)的特點(diǎn)采用 PLD設(shè)計(jì)數(shù)字系統(tǒng)和中小規(guī)模相比具有如下特點(diǎn)： （ 1） 減小系統(tǒng)體積： 單片 PLD有很高的密度，可容納中小規(guī)模集成電路的幾片到十幾片。（低密度 PLD小于 700門 /片，高密度 PLD每片達(dá)數(shù)萬門，最高達(dá) 25萬門）。 （ 2） 增強(qiáng)邏輯設(shè)計(jì)的靈活性： 使用 PLD器件設(shè)計(jì)的系統(tǒng)，可以不受標(biāo)準(zhǔn)系列器件在邏輯功能上的限制；用戶可隨時(shí)修改。 （ 3） 縮短設(shè)計(jì)周期： 由于可完全由用戶編程，用 PLD設(shè)計(jì)一個(gè)系統(tǒng)所需時(shí)間比傳統(tǒng)方式大為縮短； （ 4）用 PLD與或兩級(jí)結(jié)構(gòu)實(shí)現(xiàn)任何邏輯功能，比用中小規(guī)模器件所需的邏輯級(jí)數(shù)少。這不僅簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，而且減少了級(jí)間延遲，提高了系統(tǒng)的處理速度；3/1/2023 6 （ 7） 系統(tǒng)具有加密功能： 多數(shù) PLD器件，如 GAL或高密度可編程邏輯器件，本身具有加密功能。設(shè)計(jì)者在設(shè)計(jì)時(shí)選中加密項(xiàng)，可編程邏輯器件就被加密。器件的邏輯功能無法被讀出，有效地防止電路被抄襲。 （ 5）由于 PLD集成度高，測(cè)試與裝配的量大大減少。 PLD可多次編程，這就使多次改變邏輯設(shè)計(jì)簡(jiǎn)單易行，從而有效地降低了成本； （ 6） 提高系統(tǒng)的可靠性： 用 PLD器件設(shè)計(jì)的系統(tǒng)減少了芯片數(shù)量和印制板面積，減少相互間的連線，增加了平均壽命 , 提高抗干擾能力，從而增加了系統(tǒng)的可靠性；3/1/2023 7PLD是 70年代發(fā)展起來的新型邏輯器件，相繼出現(xiàn)了PROM、 FPLA、 PAL、 GAL、 EPLD 和 FPGA及 iSP 等。前四種屬于低密度 PLD，后三種屬高密度 PLD。與門陣列或門陣列乘積項(xiàng) 和項(xiàng)輸入電路輸入信號(hào) 互補(bǔ)輸入輸出電路輸出函數(shù)反饋輸入信號(hào)它們組成結(jié)構(gòu)基本相似：三、 PLD概述3/1/2023 8A B C DF2F2=B+C+DA B C D
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1