fpga的設計方法與要求(編輯修改稿)
2025-02-04 14:10 本頁面
【文章內容簡介】 關鍵。 EDA設計公司與半導體生產廠商緊密合作、共同開發(fā)了各種庫，如邏輯模擬時的模擬庫、邏輯綜合時的綜合庫、版圖綜合時的版圖庫、測試綜合時的測試庫等等，這些庫支持 EDA工具完成各種自動設計。 （ 3） EDA的基本工具 ? EDA工具的整體概念是電子系統(tǒng)設計自動化。EDA的物理工具完成和解決設計中如芯片布局、印刷電路板布線、電氣性能分析，設計規(guī)則檢查等問題的物理工具?；诰W表、布爾邏輯、傳輸時序等概念的邏輯工具，設計輸入采用原理圖編輯器或硬件描述語言進行，利用 EDA系統(tǒng)完成邏輯綜合、仿真、優(yōu)化等過程，生成網表或 VHDL、 VerilogHDL的結構化描述。細分有：編輯器、仿真器、檢查 /分析工具、優(yōu)化／綜合工具等。 ? 文字編輯器在系統(tǒng)級設計中用來編輯硬件系統(tǒng)的描述語言如 VHDL和 VerilogHDL，在其他層次用來編輯電路的硬件描述語言文本如 SPICE的文本輸入。 ? 圖形編輯器用于硬件設計的各個層次。在版圖級，圖形編輯器用來編輯表示硅工藝加工過程的幾何圖形。在高于版圖層次的其他級，圖形編輯器用來編輯硬件系統(tǒng)的方框圖、原理圖等。典型的原理圖輸入工具包括基本單元符號庫（基本單元的圖形符號和仿真模型）、原理圖編輯器的編輯功能、產生網表的功能 3個組成部分。 ? 仿真器又稱模擬器，用來幫助設計者驗證設計的正確性。在硬件系統(tǒng)設計的各個層次都要用到仿真器。在數字系統(tǒng)設計中，硬件系統(tǒng)由數字邏輯器件以及它們之間的互連來表示。仿真器的用途是確定系統(tǒng)的輸入 /輸出關系，所采用的方法是把每一個數字邏輯器件映射為一個或幾個過程，把整個系統(tǒng)映射為由進程互連構成的進程網絡，這種由進程互連組成的網絡就是設計的仿真模型。 ? 檢查 /分析工具在集成電路設計的各個層次都會用到。在版圖級，采用設計規(guī)則檢查工具來保證版圖所表示的電路能被可靠地制造出來。在邏輯門級，檢查 /分析工具用來檢查是否有違反扇出規(guī)則的連接關系。時序分析器用來檢查電路中的最大和最小延時。 ? 優(yōu)化 /綜合工具可以將硬件的高層次描述轉換為低層次描述，也可以將硬件的行為描述轉換為結構描述，轉換過程通常伴隨著設計的某種改進。如在邏輯門級，可用邏輯最小化來對布爾表達式進行簡化。在寄存器級，優(yōu)化工具可用來確定控制序列和數據路徑的最優(yōu)組合。 2. 現代數字系統(tǒng)的設計方法 ? 現代數字系統(tǒng)的設計采用“ Top→ down”（自頂向下）設計方法，設計步驟如右邊圖 。 ? 在 “ Top→ down”（自頂向下）的設計方法中，設計者首先需要對整個系統(tǒng)進行方案設計和功能劃分，擬訂采用一片或幾片專用集成電路 ASIC來實現系統(tǒng)的關鍵電路，系統(tǒng)和電路設計師親自參與這些專用集成電路的設計，完成電路和芯片版圖，再交由 IC工廠投片加工，或者采用可編程 ASIC（例如 CPLD和 FPGA）現場編程實現。 ? 在 “ Top→ down”（自頂向下）的設計中，行為設計確定該電子系統(tǒng)或 VLSI芯片的功能、性能及允許的芯片面積和成本等。結構設計根據系統(tǒng)或芯片
畢業(yè)設計相關推薦
鄂ICP備17016276號-1