freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

fpga的設(shè)計(jì)方法與要求(編輯修改稿)

2025-02-04 14:10 本頁面
 

【文章內(nèi)容簡介】 關(guān)鍵。 EDA設(shè)計(jì)公司與半導(dǎo)體生產(chǎn)廠商緊密合作、共同開發(fā)了各種庫,如邏輯模擬時(shí)的模擬庫、邏輯綜合時(shí)的綜合庫、版圖綜合時(shí)的版圖庫、測試綜合時(shí)的測試庫等等,這些庫支持 EDA工具完成各種自動(dòng)設(shè)計(jì)。 ( 3) EDA的基本工具 ? EDA工具的整體概念是電子系統(tǒng)設(shè)計(jì)自動(dòng)化。EDA的物理工具完成和解決設(shè)計(jì)中如芯片布局、印刷電路板布線、電氣性能分析,設(shè)計(jì)規(guī)則檢查等問題的物理工具?;诰W(wǎng)表、布爾邏輯、傳輸時(shí)序等概念的邏輯工具,設(shè)計(jì)輸入采用原理圖編輯器或硬件描述語言進(jìn)行,利用 EDA系統(tǒng)完成邏輯綜合、仿真、優(yōu)化等過程,生成網(wǎng)表或 VHDL、 VerilogHDL的結(jié)構(gòu)化描述。細(xì)分有:編輯器、仿真器、檢查 /分析工具、優(yōu)化/綜合工具等。 ? 文字編輯器在系統(tǒng)級設(shè)計(jì)中用來編輯硬件系統(tǒng)的描述語言如 VHDL和 VerilogHDL,在其他層次用來編輯電路的硬件描述語言文本如 SPICE的文本輸入。 ? 圖形編輯器用于硬件設(shè)計(jì)的各個(gè)層次。在版圖級,圖形編輯器用來編輯表示硅工藝加工過程的幾何圖形。在高于版圖層次的其他級,圖形編輯器用來編輯硬件系統(tǒng)的方框圖、原理圖等。典型的原理圖輸入工具包括基本單元符號庫(基本單元的圖形符號和仿真模型)、原理圖編輯器的編輯功能、產(chǎn)生網(wǎng)表的功能 3個(gè)組成部分。 ? 仿真器又稱模擬器,用來幫助設(shè)計(jì)者驗(yàn)證設(shè)計(jì)的正確性。在硬件系統(tǒng)設(shè)計(jì)的各個(gè)層次都要用到仿真器。在數(shù)字系統(tǒng)設(shè)計(jì)中,硬件系統(tǒng)由數(shù)字邏輯器件以及它們之間的互連來表示。仿真器的用途是確定系統(tǒng)的輸入 /輸出關(guān)系,所采用的方法是把每一個(gè)數(shù)字邏輯器件映射為一個(gè)或幾個(gè)過程,把整個(gè)系統(tǒng)映射為由進(jìn)程互連構(gòu)成的進(jìn)程網(wǎng)絡(luò),這種由進(jìn)程互連組成的網(wǎng)絡(luò)就是設(shè)計(jì)的仿真模型。 ? 檢查 /分析工具在集成電路設(shè)計(jì)的各個(gè)層次都會用到。在版圖級,采用設(shè)計(jì)規(guī)則檢查工具來保證版圖所表示的電路能被可靠地制造出來。在邏輯門級,檢查 /分析工具用來檢查是否有違反扇出規(guī)則的連接關(guān)系。時(shí)序分析器用來檢查電路中的最大和最小延時(shí)。 ? 優(yōu)化 /綜合工具可以將硬件的高層次描述轉(zhuǎn)換為低層次描述,也可以將硬件的行為描述轉(zhuǎn)換為結(jié)構(gòu)描述,轉(zhuǎn)換過程通常伴隨著設(shè)計(jì)的某種改進(jìn)。如在邏輯門級,可用邏輯最小化來對布爾表達(dá)式進(jìn)行簡化。在寄存器級,優(yōu)化工具可用來確定控制序列和數(shù)據(jù)路徑的最優(yōu)組合。 2. 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法 ? 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)采用“ Top→ down”(自頂向下)設(shè)計(jì)方法,設(shè)計(jì)步驟如右邊圖 。 ? 在 “ Top→ down”(自頂向下)的設(shè)計(jì)方法中,設(shè)計(jì)者首先需要對整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分,擬訂采用一片或幾片專用集成電路 ASIC來實(shí)現(xiàn)系統(tǒng)的關(guān)鍵電路,系統(tǒng)和電路設(shè)計(jì)師親自參與這些專用集成電路的設(shè)計(jì),完成電路和芯片版圖,再交由 IC工廠投片加工,或者采用可編程 ASIC(例如 CPLD和 FPGA)現(xiàn)場編程實(shí)現(xiàn)。 ? 在 “ Top→ down”(自頂向下)的設(shè)計(jì)中,行為設(shè)計(jì)確定該電子系統(tǒng)或 VLSI芯片的功能、性能及允許的芯片面積和成本等。結(jié)構(gòu)設(shè)計(jì)根據(jù)系統(tǒng)或芯片
點(diǎn)擊復(fù)制文檔內(nèi)容
畢業(yè)設(shè)計(jì)相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1