基于fpga的dpsk的調(diào)制與解調(diào)設(shè)計與仿真(編輯修改稿)
2024-12-18 15:32 本頁面
【文章內(nèi)容簡介】 分編碼器 ,將絕對碼變?yōu)橄鄬Υa ,然后通過符號擴(kuò)展 ,與余弦波形相乘進(jìn)行 DPSK調(diào)制。調(diào)制后的數(shù)據(jù)經(jīng)過數(shù)據(jù)位數(shù)的調(diào)整 ,送入數(shù)模轉(zhuǎn)換器 ,轉(zhuǎn)換成模擬信號后輸出 ,從而完成調(diào)制部分的工作。 通過對通信原理的回顧和總結(jié)，以及查閱相關(guān)的信源信道編碼以及模數(shù)，數(shù)模轉(zhuǎn)換相關(guān)知識，達(dá)到設(shè)計有線相移載波傳輸?shù)哪康?，在不斷學(xué)習(xí)新的知識以及歸納復(fù)習(xí)老的知識的同時，提高自身對電子線路的設(shè)計能力。 第二章 DPSK 調(diào)制原理 差分相移鍵控的基本原理 差分相移鍵控（ Differential Phase Shift Keying， DPSK）是一種最常用的相對調(diào)相方式，采用非相干的相移鍵控形式。它不需要在接收機(jī)端有相干參考信號，而且非相干接收機(jī)容易實(shí)現(xiàn)，價格便宜，因此在無線通信系統(tǒng)中廣泛使用。 差分相移鍵控（ DPSK）是利用相鄰二個碼元的載波信號初始相位的相對變化來表示所傳輸?shù)拇a元。所謂相位變化，又有向量差和相位差兩種定義方法。向量差是指前一碼元的終相位與本碼元初相位比較，是否發(fā)生了相位的變化，而相位差是值 前后兩碼元的初相位是否發(fā)生了變化。按向量差和相位差畫出的 DPSK波形是不同的。但是絕對移相波形規(guī)律比較簡單，而相對移相波形規(guī)律比較復(fù)雜。當(dāng)有加性高斯白噪聲時，平均錯誤概率如下所示為 : 5 2DPSK 同樣存在 A、 B 方式矢量圖，圖中虛線表示的參考矢量代表前一個碼元已調(diào)載波的相位。 B 方式下，每個碼元的載波相位相對于參考相位可取 ，所以其相鄰碼元之間必然發(fā)生載波相位的跳變，接收端可以據(jù)此確定每個碼元的起止時刻（即提供碼元定時信息），而 A方式卻可能存在前后碼元載波相位連續(xù)。 圖 21 2DPSK 同樣 存在 A、 B 方式矢量圖 絕對碼 — 相對碼 (差分編碼 )： 絕對碼和相對碼之間的關(guān)系為： 若定義Δφ為 2DPSK方式下本碼元初相與前一碼元初相之差，并設(shè)Δφ＝π相→“ 1”、 Δφ＝ 0相→“ 0”，為了比較，設(shè) 2PSK 方式下φ＝π相→“ 0”、 φ＝ 0相→“ 1”，則數(shù)字信息序列與 2PSK、 2DPSK信號的碼元相位關(guān)系如表所示。 表 21 2PSK、 2DPSK信號的碼元相位關(guān)系 ?90? 6 圖 22 絕對碼相對碼相位比較 DPSK 信號的產(chǎn)生 如圖所示。其中圖 (a)是采用模擬調(diào)制的方法產(chǎn)生 BPSK 信號， 圖 (b)是采 用數(shù)字鍵控的方法產(chǎn)生 BPSK信號。 (a) 7 第三章 DDS 設(shè)計原理及 FPGA 的實(shí)現(xiàn) DDS 基本原理簡介 隨著現(xiàn)代電子技術(shù)的不斷發(fā)展，在通信系統(tǒng)中往往需要在一定頻率范圍內(nèi)提供一系列穩(wěn)定和準(zhǔn)確的頻率信號，一般的振蕩器己不能滿足要求，這就需要頻率合成技術(shù)。直接數(shù)字頻率合成 (Direct Digital Frequency Synthesis， DDS)是把一系列數(shù)據(jù)量形式的信號通過 D／ A轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號合成技術(shù)。 DDS 具有相對帶寬寬、頻率轉(zhuǎn)換時間短、頻 率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號及其他多種調(diào)制信號等優(yōu)點(diǎn)，已成為現(xiàn)代頻率合成技術(shù)中的姣姣者。目前在高頻領(lǐng)域中，專用 DDS 芯片在控制方式、頻率控制等方面與系統(tǒng)的要求差距很大，利用 FPGA來設(shè)計符合自己需要的 DDS 系統(tǒng)就是一個很好的解決方法。 DDS 原理結(jié)構(gòu)圖和基本參數(shù) 1 DDS 的結(jié)構(gòu)原理 DDS 的基本原理是利用有限的離散數(shù)據(jù)，通過查表法得到信號的幅值，通過數(shù)模轉(zhuǎn)換器D／ A 后生成連續(xù)波。 DDS 的原理框圖如圖 1 所示。 圖 ： DDS 系統(tǒng)的基本原理圖 圖 DDS 的核心單元，它可以采用 CPLD/FPGA 來實(shí)現(xiàn)。圖中的相位累加器由Ｎ位全加器和Ｎ位累加寄存器級聯(lián)而成，可對頻率控制字的二進(jìn)制碼進(jìn)行累加運(yùn)算，是典型的反饋電路。 頻率控制字 M 和相位控制字分別控制 DDS 輸出正 (余 )弦波的頻率和相位。每來一個時鐘脈沖，相位寄存器以步長 M遞增。相位寄存器的輸出與相位控制字相加，其結(jié)果作為正 (余 )弦查找表的地址。正 (余 )弦查找表的數(shù)據(jù)存放在 ROM中，內(nèi)部存有一個周期 8 的正弦波信號的數(shù)字幅度信息，每個查找表的地址對應(yīng)于正弦波中 0176?！?360176。范圍內(nèi)的一個相位 點(diǎn)。查找表把輸入的址信息映射成正 (余 )弦波的數(shù)字幅度信號，同時輸出到數(shù)模轉(zhuǎn)換器 DAC 的輸入端， DAC輸出的模擬信號經(jīng)過低通濾波器 (LPF)，可得到一個頻譜純凈的正 (余 )弦波。 DDS 調(diào)頻系統(tǒng)在 FPGA 中的實(shí)現(xiàn) 累加控制模塊通過調(diào)用 QuartusⅡ 中模塊化庫 LPM進(jìn)行設(shè)計。即由加法器 lpm_add_sub和乘法器 lpm_mult及累加器 altaccumulate模塊構(gòu)成。若要求 DDS系統(tǒng)精度高，相位累加器的位數(shù) N須較大?，F(xiàn)在大多數(shù)專用的 DDS芯片的位數(shù)都在 24～ 32位之間，這里取 N=32。累加控制模塊如圖 2所示。 9 第四章 DPSK 調(diào)制系統(tǒng)的設(shè)計與仿真 DPSK 調(diào)制系統(tǒng) 的總體設(shè)計 數(shù)字化、信息化的時代，數(shù)字集成電路應(yīng)用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集 成電路 (VLSIC)逐步發(fā)展到今天的專用集成電路 (ASIC)。但是 ASIC因其設(shè)計周期長，改版投資大，靈活性差等缺陷制約著它的應(yīng)用范圍。可編程邏輯器件的出現(xiàn)彌補(bǔ)了 ASIC的缺陷，使得設(shè)計的系統(tǒng)變得更加靈活，設(shè)計的電路體積更加小型化，重量更加輕型化，設(shè)計的成本更低，系統(tǒng)的功耗也更小了。 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路 (ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn) 的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。整個信號處理過程全部采用 VHDL硬件描述語言來設(shè)計，并用 Quartus II仿真系統(tǒng)功能對程序進(jìn)行調(diào)試，分析仿真結(jié)果，以滿足系統(tǒng)設(shè)計
高考資料相關(guān)推薦
鄂ICP備17016276號-1