【文章內(nèi)容簡介】 或非 ” 門和 “ 與非 ”門 Y3 = I8+I9 . = I4 + I6 I5 +I7 Y2 = I4 +I5 +I6 +I7 Y0 = I1 +I3 +I5 +I7 +I9 . = I1+I9 I3 +I7 I5 +I7 . . = I2 + I6 I3 +I7 Y1 = I2 +I3 +I6 +I7 2022/1/4 57 畫出邏輯圖 1 0 0 0 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 amp。 amp。 amp。 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0 2022/1/4 58 法二： 98983 . IIIIY ???765476542 IIIIIIIIY ?????????763276321 IIIIIIIIY ?????????97531975310IIIIIIIIIIY???????????7I2022/1/4 59 十鍵 8421碼編碼器的邏輯圖 +5V amp。 Y3 amp。 Y2 amp。 Y1 amp。 Y0 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 1K? 10 S0 0 1 S1 2 S2 3 S3 4 S4 5 S5 6 S6 7 S7 8 S8 9 S9 2022/1/4 60 當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進(jìn)行編碼。 即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進(jìn)行編碼，而對其它優(yōu)先級別低的信號不予理睬。 3） 優(yōu)先編碼器 4） 集成優(yōu)先編碼器簡介 2022/1/4 61 CT74LS4147 編碼器功能表 I9 Y0 I8 I7 I6 I5 I4 I3 I2 I1 Y1 Y2 Y3 1 1 1 1 1 1 1 1 1 1 1 1 1 輸 入 (低電平有效 ) 輸 出 (8421反碼 ) 0 ? ? ? ? ? ? ? ? 0 1 1 0 1 0 ? ? ? ? ? ? ? 0 1 1 1 1 1 0 ? ? ? ? ? ? 1 0 0 0 1 1 1 0 ? ? ? ? ? 1 0 0 1 1 1 1 1 0 ? ? ? ? 1 0 1 0 1 1 1 1 1 0 ? ? ? 1 0 1 1 1 1 1 1 1 1 0 ? ? 1 1 0 0 1 1 1 1 1 1 1 0 ? 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 2022/1/4 62 例 :CT74LS147集成優(yōu)先編碼器 (10線 4線 ) T4147引腳圖 低電平 有效 G N D 1287654 YYIIIII091233CC N YIIIIYU16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CT74LS4147 2022/1/4 63 集成優(yōu)先編碼器 (8線 3線 ) G N D Y Y ST I I I I 12765400123EXSCC Y I I I I Y YU16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS148 74LS348 ST 為選通輸入端，低電平有效 0?ST 編碼器工作 1?ST 輸出均被鎖定在高電平 2022/1/4 64 74LS148電路的功能表 例：八線 — 三線優(yōu)先編碼器 74LS148 2022/1/4 65 74LS148的邏輯功能描述： (1) 編碼輸入端：邏輯符號輸入端 上面均有 “ — ”號，這表示編碼 輸入低電平有效 。 I0~I7 低電平有效 允許編碼，但無有效 編碼請求 優(yōu)先權(quán)最高 2022/1/4 66 (2) 編碼輸出端 ：從功能表可以看出， 74LS148編碼器的編碼 輸出是反碼 。 Y Y Y0 2022/1/4 67 （ 3） 選通輸入端：只有在 = 0時，編碼器才處于 工作狀態(tài) ；而在 = 1時，編碼器處于 禁止?fàn)顟B(tài) ，所有輸出端均被封鎖為高電平。 SS禁止?fàn)顟B(tài) 工作狀態(tài) 2022/1/4 68 允許編碼，但無有效編碼請求 正在優(yōu)先編碼 （ 4）選通輸出端 YS和擴(kuò)展輸出端 YEX：為擴(kuò)展編碼器功能而設(shè)置。 2022/1/4 69 74LS148的邏輯符號 以上通過對 74LS148編碼器邏輯功能的分析，介紹了通過 MSI器件 邏輯功能表了解集成器件功能的方法。 要求初步具備 查閱器件手冊 的能力。不要求背74LS148的功能表。 2022/1/4 70 用 74LS148接成的 16線 — 4線優(yōu)先編碼器 優(yōu)先權(quán) 最高(2)片無有效 編碼請求時才允許 (1)片編碼 編碼輸出的最高位 編碼輸出為原碼 仿真 2022/1/4 71 譯碼器 譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。 1） 二進(jìn)制譯碼器 8個 3位 譯碼器 二進(jìn)制代碼 高低電平信號 2022/1/4 72 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表 輸 入 ： 3位二進(jìn)制代碼輸 出 ： 8個互斥的信號 2022/1/4 73 ???????????????????????01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAYamp。 amp。 amp。 amp。 amp。 amp。amp。 amp。1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達(dá)式 邏輯圖 電路特點(diǎn) ：與門組成的陣列 3 線 8 線譯碼器2022/1/4 74 集成二進(jìn)制譯碼器 74LS138 16 15 1 4 1 3 1 2 11 1 0 974L S 138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A G2B G1 Y7 G ND74L S 138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 　Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6 　Y7A0 A1 A2 STB STC STA(a ) 引腳排列圖 (b) 邏輯功能示意圖A A A0為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電平有效）， G 、 為選通控制端。當(dāng) G1＝ 時，譯碼器處于工作狀態(tài)；當(dāng) G1＝ 0、 時，譯碼器處于禁止?fàn)顟B(tài)。 70~YYAG2 BG2 022 ?? BA GG22 1ABGG??2022/1/4 75 真值表 輸 入 使 能 選 擇 輸 出 G1 2G A2 A1 A0 01234567 YYYYYYYY 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0