【文章內(nèi)容簡(jiǎn)介】 “ 1 ”A3A2A1A01 1 1 1圖 4 – 9 全加器實(shí)現(xiàn)二進(jìn)制減法電路 3 2 1 0 3 2 1 0 1A A A A B B B B? ? ?AB 第四章 組合邏輯電路 第四章 組合邏輯電路 例 7 試 用 全 加 器 完 成 二 進(jìn) 制 的 乘 法 功 能 。 解： 以兩個(gè)二進(jìn)制數(shù) （ 2位 ） 相乘為例 。 乘法算式如下： 第四章 組合邏輯電路 第四章 組合邏輯電路∑AB∑ABA0B0B1A1P0P1P2P3C2C1Ci － 1Ci － 1amp。amp。amp。amp。圖 4 – 10 利用全加器實(shí)現(xiàn)二進(jìn)制的乘法 輸入： A0、A B0、 B1。 輸出： P0、P P P3。 需要 2個(gè)加法器級(jí)聯(lián)。 第四章 組合邏輯電路 第四章 組合邏輯電路 例 8 試用四位全加器構(gòu)成一位 8421碼的加法電路 。解： 兩個(gè) 8421 碼相加 ， 其和仍應(yīng)為 8421 碼 ， 如不是8421 碼則結(jié)果錯(cuò)誤 。 如 第四章 組合邏輯電路 第四章 組合邏輯電路 產(chǎn)生錯(cuò)誤的原因是 8421BCD碼為十進(jìn)制 ， 逢十進(jìn)一 ， 而四位二進(jìn)制是逢十六進(jìn)一 ， 二者進(jìn)位關(guān)系不同 ， 當(dāng)和數(shù)大于 9時(shí) ， 8421BCD應(yīng)產(chǎn)生進(jìn)位 ， 而十六進(jìn)制還不可能產(chǎn)生進(jìn)位 。 為此 ， 應(yīng)對(duì)結(jié)果進(jìn)行修正 。 當(dāng)運(yùn)算結(jié)果小于等于 9時(shí) ， 不需修正 ， 但當(dāng)結(jié)果大于 9時(shí) ， 應(yīng)修正讓其產(chǎn)生一個(gè)進(jìn)位 ， 方法是加 0110。 如上述后兩種情況： 第四章 組合邏輯電路 第四章 組合邏輯電路 故修正電路應(yīng)含一個(gè)判 9 電路 ， 當(dāng)和數(shù)大于 9 時(shí)對(duì)結(jié)果加 0110， 小于等于 9 時(shí)加 0000。 第四章 組合邏輯電路 第四章 組合邏輯電路 大于 9的數(shù)的最小項(xiàng)是 m m1 m1 m1 m1 m15,其真值表如圖所示。 S3S200 01 11 10121315 1114 1000011110S1S0S3S2S3S14 3 2 3 1F C S S S S? ? ?進(jìn)位位 除了上述大于 9時(shí)的情況外，如相加結(jié)果產(chǎn)生了進(jìn)位位，其結(jié)果必定大于 9，所以大于 9的條件里加了進(jìn)位位 C4 若用與非門實(shí)現(xiàn)，就在原式的基礎(chǔ)上，兩次求反 _ _ _ _ _ _ _44 3 2 3 1 3 2 3 1F C S S S S C S S S S? ? ? ? ? ?第四章 組合邏輯電路 第四章 組合邏輯電路圖 4 – 12 一位 8421BCD碼加法器電路圖 第四章 組合邏輯電路 第四章 組合邏輯電路 例 9 試采用四位全加器完成 8421BCD碼到余 3代碼的轉(zhuǎn)換 。 解： 由于 8421BCD碼加 0011 即為余 3代碼 ， 所以其轉(zhuǎn)換電路就是一個(gè)加法電路 ， 如圖 4 13 所示 。 A3A2A1A0B3B2B1B0S3S2S1S08 4 2 1 B C D“ 1 ”C4余 3 代碼C0四 位全加 器圖 413 用全加器構(gòu)成 8421BCD碼到余3代碼的轉(zhuǎn)換電路 第四章 組合邏輯電路 第四章 組合邏輯電路練習(xí)三 利用 4位 2進(jìn)制加法器和異或門實(shí)現(xiàn) 4位無(wú)符號(hào)二進(jìn)制數(shù)的加或減。 第四章 組合邏輯電路 第四章 組合邏輯電路 編碼器與譯碼器 編碼： 編碼用二進(jìn)制代碼表示某種特定含義的過(guò)程 。 為了區(qū)分一系列不同的事物 ， 將其中的每個(gè)事物用一個(gè)二進(jìn)制代碼表示 ， 這就是編碼的含意 。 編碼器實(shí)現(xiàn)編碼的電路 。 譯碼： 把一組二進(jìn)制代碼的特定含義譯出來(lái)的過(guò)程稱為譯碼 。 譯碼器實(shí)現(xiàn)譯碼的電路 。 第四章 組合邏輯電路 第四章 組合邏輯電路 一位二進(jìn)制數(shù)可表示 “ 0”和 “ 1”兩種狀態(tài) ， n位二進(jìn)制數(shù)則有 2n種狀態(tài) 。 2n種狀態(tài)能表示 2n個(gè)數(shù)據(jù)和信息 。 例如三位二進(jìn)制數(shù)有八種狀態(tài) ， 可指定它們來(lái)表示 0到 7的數(shù) ， 也可指定它們表示 8種特定的含義 。 由于指定是任意的 ， 故編碼方案也是多種多樣的 。 對(duì)于二進(jìn)制來(lái)說(shuō) ， 最常用的是自然二進(jìn)制編碼 ，因?yàn)樗幸欢ǖ囊?guī)律性 ， 便于記憶 ， 同時(shí)也有利于電路的連接 。 第四章 組合邏輯電路 第四章 組合邏輯電路? 在進(jìn)行編碼器設(shè)計(jì)時(shí) ， 首先要人為指定數(shù) (或者信息 )與代碼的對(duì)應(yīng)關(guān)系 ，常常采用 ： 編碼矩陣－ 在相應(yīng)的卡諾圖上，指定每個(gè)方格代表某一自然數(shù)，將該自然數(shù)填入此方格 。 編碼表－ 將信息與代碼的對(duì)應(yīng)關(guān)系，用表格列出來(lái)就是編碼表。 一 .編碼器 ? 編碼器的分類 普通編碼器 優(yōu)先編碼器 第四章 組合邏輯電路 第四章 組合邏輯電路 一位二進(jìn)制數(shù)可表示 “ 0”和 “ 1”兩種狀態(tài) ， n位二進(jìn)制數(shù)則有 2n種狀態(tài) 。 2n種狀態(tài)能表示 2n個(gè)數(shù)據(jù)和信息 。 編碼就是對(duì) 2n種狀態(tài)進(jìn)行人為的數(shù)值指定 ， 給每一種狀態(tài)指定一個(gè)具體的數(shù)值 。 普通編碼器 對(duì)于二進(jìn)制來(lái)說(shuō) ， 最常用的是自然二進(jìn)制編碼 ， 因?yàn)樗幸欢ǖ囊?guī)律性 ， 便于記憶 ， 同時(shí)也有利于電路的連接 。 第四章 組合邏輯電路 第四章 組合邏輯電路例 11 把 0， 1， 2， …， 7 這八個(gè)數(shù)編成二進(jìn)制代碼 ， 其框圖如圖 415 所示 。 （ 8－ 3編碼器 ） 01234567編碼電路ABC圖 4 – 15 三位二進(jìn)制編碼方框圖 第四章 組合邏輯電路 第四章 組合邏輯電路 解： 顯然這就是三位二進(jìn)制編碼器 。 首先，確定編碼矩陣和編碼表，分別如圖 416 和表 4 9 所示。 0 BC 00 01 11 10 4 1 3 2 5 7 6 0 1 A 圖 4–16 三位二進(jìn)制代碼編碼矩陣 第四章 組合邏輯電路 第四章 組合邏輯電路表 4–9 三位二進(jìn)制編碼表 自然數(shù) N 二進(jìn)制代碼 A B C 0 1 2 3 4 5 6 7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 第四章 組合邏輯電路 第四章 組合邏輯電路第二步由編碼表列出二進(jìn)制代碼每一位的邏輯表達(dá)式 。 A=4+5+6+7 B=2+3+6+7 C=1+3+5+7 第四章 組合邏輯電路 第四章 組合邏輯電路圖 4 – 17 三位二進(jìn)制編碼器 7654321C B AS0≥1 ≥1 ≥1 S處于不同位置表示不同的自然數(shù)，對(duì)應(yīng) ABC的輸出，就表示對(duì)應(yīng)該自然數(shù)的二進(jìn)制編碼。 如 S在位置 5，表示它接高位，其它均屬接地，故ABC＝ 101 A=4+5+6+7 B=2+3+6+7 C=1+3+5+7 第四章 組合邏輯電路 第四章 組合邏輯電路例 12 將十進(jìn)制數(shù) 0， 1， 2， …， 9 編為 8421BCD碼 。 解； 10 個(gè)數(shù)要求用四位二進(jìn)制數(shù)表示。 0 CD 00 01 11 10 4 1 3 2 5 7 6 8 9 00 01 11 10 AB 圖 4 – 18 8421BCD編碼矩陣 第四章 組合邏輯電路 第四章 組合邏輯電路自然數(shù) N 二進(jìn)制代碼 A B C D 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 表 410 8421BCD編碼表 第四章 組合邏輯電路 第四章 組合邏輯電路各輸出端函數(shù)表示式 ： _______________975319753176327632765476549898?????????????????????DCBA第四章 組合邏輯電路 第四章 組合邏輯電路＋ UCC1234567890SA B C Damp。 amp。 amp。 amp。圖 4 – 19 8421BCD碼編碼器 如 S在位置 6，即接地，則其它均屬高電位， 故 ABCD=0110。 第四章 組合邏輯電路 第四章 組合邏輯電路 2. 優(yōu)先編碼器 優(yōu)先編碼器是當(dāng)多個(gè)輸入端同時(shí)有信號(hào)時(shí)，電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。 例 : 電話室有三種電話， 按由高到低優(yōu)先級(jí)排序依次是火警電話，急救電話，工作電話，要求電話編碼依次為 00、 0 10。試設(shè)計(jì)電話編碼控制電路 。 解 :（ 1）根據(jù)題意知，同一時(shí)間電話室只能處理一部電話，假如用 A、 B、 C分別代表火警、 急救、工作三種電話，設(shè)電話鈴響用 1表示，鈴沒(méi)響用 0表示。當(dāng)優(yōu)先級(jí)別高的信號(hào)有效時(shí)，低級(jí)別的則不起作用，這時(shí)用 或 表示；用 Y1, Y2 ?第四章 組合邏輯電路 第四章 組合邏輯電路 輸 入 輸 出 A B C Y1 Y2 1 0 1 0 0 1 0 0 0 1 1 0 （３）寫邏輯表達(dá)式 CBAY ?1BAY ?2（２）列真值表 編碼 : 火警電話為 00 急救電話為 01 工作電話為 10 第四章 組合邏輯電路 第四章 組合邏輯電路（４） 畫優(yōu)先編碼器邏輯圖 amp。amp。11ABY1CY2第四章 組合邏輯電路 第四章 組合邏輯電路 集成優(yōu)先編碼器常見(jiàn)型號(hào)有 74LS14 74LS148等。 74LS148是 8線－ 3線優(yōu)先編碼器，其應(yīng)用非常廣泛 ,例如，常用計(jì)算機(jī)鍵盤，其內(nèi)部就是一個(gè)字符編碼器。它將鍵盤上的大、小寫英文字母和數(shù)字及符號(hào)還包括一些功能鍵（回車、空格）等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算機(jī)的中央處理單元 CPU，然后再進(jìn)行處理、存儲(chǔ)、輸出到顯示器或打印機(jī)上。 下面以 74LS148為例來(lái)討論集成優(yōu)先編碼器。 集成編碼器 第四章 組合邏輯電路 第四章 組合邏輯電路74LS148集成優(yōu)先編碼器芯片 0～ 7為輸入信號(hào)端， EI為輸入使能端， EO 是使能輸出端， CS是擴(kuò)展功能輸出端， A0 ～ A2 是三個(gè)輸出端。