[工程科技]第20章集成組合邏輯電路(編輯修改稿)
2025-03-17 01:21 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 將 兩 片74LS138擴(kuò)展成 4/16線譯碼器 。 連接方法見(jiàn)圖 。 2） 譯碼器的擴(kuò)展 分時(shí)制工作方 式實(shí)現(xiàn)的 4/16線譯碼 由于二進(jìn)制譯碼器的一個(gè)輸出就是一個(gè)最小項(xiàng) ， 而任何函數(shù)都可以寫(xiě)成最小項(xiàng)之和式 ， 因此可以用二進(jìn)制譯碼器構(gòu)成函數(shù)輸出 。 3） 譯碼器的應(yīng)用 （ 1）地址譯碼器 二進(jìn)制譯碼器作地址譯碼器用 ， 作為EPROM， RAM中的地址控制 。 或片選信號(hào)控制 。 （ 2）實(shí)現(xiàn)組合邏輯函數(shù) （ 3） 可以用作數(shù)據(jù)分配器 。 有共陽(yáng)極和共陰極兩種 ， 分別適用低電平輸出有效和高電平輸出有效的七段譯碼器輸出驅(qū)動(dòng) 。 BCD七段顯示譯碼器和顯示器 BCD碼是二 十進(jìn)制代碼 ， 通常需要將二 十進(jìn)制 BCD碼翻譯成十進(jìn)制數(shù) ， 并按十進(jìn)制數(shù)的形式顯示出來(lái) 。 公共電極 公共電極 a b c d e f g h 共陽(yáng)極 共陰極 “1” a R 公共極接地 “0” a R 公共極接 VCC=5V LED發(fā)光二極管顯示器 — 七段譯碼器 型號(hào)為 74LS47的 BCD— 七段譯碼器符號(hào)如圖所示： A0 A1 A2 A3 LT BI/RBO RBI a b c d e f g 公共電極 公共電極 a b c d e f g h 多路選擇器和多路分配器 在數(shù)字信號(hào)的傳輸過(guò)程中，有時(shí)需要從一組輸入數(shù)據(jù)中選出某一個(gè)數(shù)據(jù)，或在多路數(shù)據(jù)采集系統(tǒng)中，選出某一路數(shù)據(jù)。能實(shí)現(xiàn)這一功能的電路就是多路數(shù)據(jù)選譯器（ MUX）。 圖示是 74LS253（ 74HC253）雙四選一多路選擇器符號(hào)圖。 ????????120010011012022niii mDAADAADAADAADZ選擇原理見(jiàn)內(nèi)部電路和表達(dá)式 多路選擇器應(yīng)用 1）數(shù)據(jù)的并 /串行轉(zhuǎn)換； 2）做脈沖序列發(fā)生器； 3）實(shí)現(xiàn)各種組合邏輯函數(shù)； 將一路串行輸入數(shù)據(jù)在選擇地址的控制下分配到相應(yīng)的通道上去的邏輯電路。在某種意義上，是將串行輸入信號(hào)轉(zhuǎn)換成并行輸出。 串 圖中 iD是串行數(shù)據(jù)， 分配 01AA地址， 0123 , DDDD是四個(gè)輸出 通道。實(shí)際上左圖是一個(gè)具有使能控制端的 2/4譯碼器。 內(nèi)部電路 例 20— 3 試分析圖示電路的邏輯功能。 Y Y D0 D1 D2 D3 D4 D5 D6 D7 1 1 0 1 1 0 0 1 000～ 111 2A1A0ALS15174LS解：這是一個(gè)多路數(shù)據(jù)選擇器，當(dāng) A2A1A0依次從 000～ 111輸入時(shí)，輸出端 L得到一 行數(shù)據(jù) 110110011101100111011001～ 例 20— 4 試用 MUX實(shí)現(xiàn)邏輯函數(shù) C
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1