【文章內(nèi)容簡介】 圖 12 16QAM 解調(diào) 模塊 的結(jié)構(gòu)圖 為了減少計算量，在解調(diào)模塊的符號判決中采用一種不完全的最大似然方法。如圖 12 所示，首先判斷觀察值所屬的象限，之后在所確定的象限內(nèi)再利用最大似然的方法，逐一計算該觀察值與該象限內(nèi) 4 個映射點的歐式距離，調(diào)用排序模塊來計算此 4個距離中的最小值，確定與觀察值踐離最近的星座點，與圖 9的星座圖相對應(yīng)，該點的碼字即為該觀察值的符號判決結(jié)果 。最后通過并串變換將得到的映射碼字轉(zhuǎn)化為串行的比特流輸出。對于觀察值坐落在坐標軸上的特殊情況，本文中約定水平軸的正負半軸、垂直軸的 正負半軸分別屬于第 1，第 4，第 3,第 2象限。對于觀察值與某兩個星座點的距離相等的情況，約定取距離坐標軸近的那個點為映射點。 表 4 16QAM 解調(diào)模塊的功能驗證數(shù)據(jù) 如表 4 所示，分別在四個象限內(nèi)各取一個觀察值，對該解調(diào)模塊進行功能驗證，得到的仿真結(jié)果如圖13 所示。其中 clk 為解調(diào)數(shù)據(jù)輸入時鐘， clk4 為比特輸出時鐘， clk4 的時鐘頻率是 clk 的 4 倍，信號 sqam為映射的符號碼 字，信號 yout為經(jīng)過并串變換之后的串行比特流，可以看到，得到的仿真結(jié)果與表 4中的理論值完全吻合，從而可以確定該解調(diào)模塊功能正確。 圖 13 16QAM 解調(diào)模塊的功能仿真結(jié)果 4 64QAM 調(diào)制解調(diào)的 FPGA 實現(xiàn) 64QAM調(diào)制的設(shè)計實現(xiàn) 64QAM 映射的實現(xiàn)過程，首先將基帶信號經(jīng)過串并變換后轉(zhuǎn)換為兩路并行信號，每一路并行數(shù)據(jù)流的寬度為 3 比特，其中高位的 l 比特決定映射到哪一個象限，低位的 2 比特決定在每一個象限內(nèi)的映射位置，每一路分別采用格雷編碼技術(shù)。本文設(shè)計的 64QAM映射模塊將多信號電平值設(shè) 置為士 ，士 ，土,士 v，其中的電平值用 8 位補碼表示，考慮到系統(tǒng)中其他模塊的運算精度要求， 這 8 位二進制補碼表示中，第 1位為符號位， 2一 4位為整數(shù)位，后 4 位表示小數(shù)。星座點映射關(guān)系如表 5所示。表 5 拼QAM 星座點映射關(guān)系 表 5 64QAM 星座點映射關(guān)系 按照表 5 所示的星座點映射關(guān)系，就可以得到 本 文中的 64QAM 的星座映射圖如圖 14 所示。 圖 14 64QAM 的星座映射圖 從圖 14 可以看出，因為采用了格雷編碼，相鄰碼字之間只有 l 比特不同，圖 15 為輸入比特流為｛ 100111一 01011_101100_000000,．…｝時，使用 得到的 64QAM 調(diào)制模塊的功能仿真結(jié)果。輸入數(shù)據(jù)流在比特時鐘。 lk的作用下輸入，經(jīng)過串并變換和符號映射映射為數(shù)據(jù)符號在輸出時鐘 clk6 下輸出，時鐘 clk6 是時鐘 clk 的六分頻，這兩個時鐘都由系統(tǒng)的時鐘分頻模塊產(chǎn)生。為了與下一個模塊的時序?qū)R，使用 dvahd 信號作為數(shù)據(jù)有效標志信號。 1,Q 兩路的符號映射結(jié)果組合后由一個 16 位的信號 yout 輸出，參照圖 14 的星座映射規(guī)則，可知該 64QAM 符號映射模塊仿真結(jié)果的正確性。 圖 15 64QAM 符號映射模塊仿真結(jié)果 64QAM解調(diào)的設(shè)計實現(xiàn) 與 16QAM的解調(diào)一樣， 64QAM的解調(diào)其實質(zhì)也是完成電平判決和符號逆映射的過程，即解調(diào)模塊接收來自上一模塊的觀察值，判斷其應(yīng)映射到星座圖上的某一點，從而恢復(fù)其碼字，并經(jīng)過并串變換得到串行的二進制比特流。與 16QAM 不同， 64QAM的星座圖點數(shù)較多，即使采用上節(jié)所述 16QAM 的不完全的最大似然方法，運算復(fù)雜度和消耗的片上資源也比較多，所以對于 64QAM 的電平判決，通過根據(jù)倒推 64QAM 的星座映射規(guī)則，分別由觀察值的象限和實部、虛部的幅度值來判斷該映 射符號在星座圖上的位置。判決原則為，觀察值的象限決定逆映射結(jié)果的前兩位，實部的大小決定映射結(jié)果的第 3 位和第 5 位，虛部的幅度值決定映射結(jié)果的第 4 位和第 6 位。圖 16 為該判決規(guī)則的示意圖，按照上述映射規(guī)則，落在圖中陰影區(qū)域的點將映射為｛ 001011｝。 圖 16 64QAM 的星座圖 確定了輸入判決符號即觀察值在星座映射圖上的位置之后，通過一個快時鐘將得到的 6 比特符號串行輸出，整個 64QAM 逆映射設(shè)計實現(xiàn)的 RTL 編碼流程如圖 17 所示。當(dāng)該逆映射模塊接收到一個觀察值，首先取出該觀察值的實部、虛部的符號，并計算該觀察 值的實部、虛部的絕對值大小。之后根據(jù)觀察值所在的象限判定映射符號的前兩位，根抓實部絕對值的大小判定映射符號的第 3,5 位，根據(jù)虛部絕對值的大小判定映射符號的第 4,6 位。得到映射符號的 6 位判決結(jié)果之后利用快時鐘將此 6 比特數(shù)據(jù)串行輸出。判決過程中，對于處于臨界值的點，取靠近坐標軸的結(jié)果。 圖 17 整個 64QAM 逆映射設(shè)計實現(xiàn)的 RTL 編碼流程 從圖 17 中可以看出，定時等待、取實部和虛部的符號與計算實部、虛部的絕對值的 RTL 代碼是并行執(zhí)行的，這也是 verilog 硬件描述語言的主要特點之一。圖 17種的兩個陰影模塊所示的分別為第 1,2比特和第 3,4,5,6比特的判定， 這 兩 部分的 RTL編碼流程分別如圖 18和 19所示。如圖 18所示，通過判定觀察值的實部和虛部的符號來判定前兩個比特的值。若實部為 lT.，則第！個比特為 O，否則第 1 個比特為 1。若虛部為正，則第 2 個比特為 O，臺則第 2個比特為 1。 圖 18 64QAM 解調(diào) 1,2 比特的判定 RTL 編碼流程 在圖 19 中，通過判定觀察值絕對值的大小來判定第 3,4,5,6比特的值。實部的絕對值決定第 3,5比特的值，虎部的絕對值決定第 4,6 比特的值。具體的判決規(guī)則與圖 16一 致。 圖 19 64QAM 解調(diào) 3,4,5,6 比特的判定 RTL 編碼流程 分別在四個象限內(nèi)各取兩個觀察值，對該 64QAM 解調(diào)模塊進行功能驗證。表 6 示出了在各個象限的取值、在 Modelsim的測試激勵中這些值的十六進制表示以及理論上的判決結(jié)果。 圖 6 64QAM 解調(diào)校塊功能驗證數(shù)據(jù) 將表 6 中的觀察值作為輸入，得到的該 64QAM模塊的功能仿真結(jié)果如圖 20 所示。其中 clk為解調(diào)數(shù)據(jù)輸入時鐘， clk6為比特輸出時鐘， clk6 為的時’鐘頻率是 clk的 4倍，這兩個時鐘都由系統(tǒng)的時鐘控制模塊產(chǎn)生。信號 yout為映射的符 號碼字，信號 dataout 為經(jīng)過并串變換之后的串行比特流輸出，信號 dv 為解調(diào)輸出信號有效的指示信號。從圖 中 可以看到，得到的仿真結(jié)果為｛ 010010｝ ， {001010}， {101011},｛ 110101},…，與表 6 中的理淪值完全吻合，從而可以確定該解調(diào)模塊功能正確。 圖 20 64QAM 解調(diào)模塊的功能仿真結(jié)果 5 .MC 一 COMA 調(diào)制解調(diào)的硬件實現(xiàn) 在 MIMO 環(huán)境一「，為有效可靠地支持數(shù)據(jù)速率為數(shù)十兆 bit/s 甚至數(shù)百兆 bit/s 的全 IP 高速分組數(shù)據(jù)傳輸，必須采用多載波并行傳輸技術(shù)。多載波方案應(yīng)當(dāng)能夠適 于各種多天線環(huán)境，抵抗諸如多徑干擾、衰落、頻偏和多普勒頻移、同步與定時偏差以及多用戶干擾等各種信道干擾和失真，更易于擴展帶寬和支持可變的用戶速率。 方案設(shè)計 根據(jù) MC 一 CDMA 調(diào)制解調(diào)的基本原理，在本文的方案設(shè)計中將其調(diào)制過程劃分為符號復(fù)制，頻域擴頻，載波調(diào)制三個功能模塊，解調(diào)過程劃分為載波解調(diào)，解擴和頻域合并三個功能模塊?？紤]到代碼的整齊和運算速度的要求，在設(shè)計中采用了流水線操作進行；材示處理，在必要的情況下，又將各功能模塊再分為幾個子模塊，具體的功能模塊框圖如圖 21 所示。 圖 21 MC 一 CDMA 調(diào)制解調(diào)功能模塊框圖 根據(jù) 需求 ，本文設(shè)計方案的子載波數(shù)為 32，擴頻碼由長度為 32的 OVSF 碼發(fā)生器產(chǎn)生，通過設(shè)置 OVSF碼發(fā)生器的參數(shù)，可以選擇 32種不同的碼字中的一種進行擴頻來區(qū)分不同用戶的數(shù)據(jù)。各個模塊之間的時序關(guān)系通過 ens 等控制信號來實現(xiàn)，前端模塊運算完成才觸發(fā)后端模塊，從而實現(xiàn)流水線操作。從圖中可以看到，調(diào)制器與解調(diào)器結(jié)構(gòu)上相對應(yīng)的各個模塊之間，在功能上是相反的逆過程， 下面 詳細介紹各模塊的具體設(shè)計實現(xiàn)方法。 實現(xiàn) MC 一 CDMA 調(diào)制功能的程序結(jié)構(gòu)如圖 22 所示。該圖說明了實現(xiàn) MC一 CDMA 調(diào)制的所有 程序模塊之間的關(guān)系和信號流程。其中 MC 一 CDMA 模塊為項層模塊，第二行的三個函數(shù)為一級子模塊，第三行的函數(shù)為二級模塊。進入 MC 一 CDMA 調(diào)制器的數(shù)據(jù)符號首先經(jīng)過 N 次復(fù)制， 本 文系統(tǒng)中 N=32,Copy32 子程序模塊即用于實現(xiàn)多載波調(diào)制中的符號復(fù)制功能。復(fù)制之后的數(shù)據(jù)送入頻域擴頻模塊 sPreading，經(jīng)由長度為 32 的OVsF碼序列進行擴頻處理后送入 IFFT32運算模塊實現(xiàn)頻域到時域的變換，完成 MC一 CDMA 調(diào)制。程序結(jié)構(gòu)圖 21 中的 delay模塊用于實現(xiàn)數(shù)據(jù)緩存。 圖 22 MC 一 CDMA 實現(xiàn)程序結(jié)構(gòu)圖 圖 23 是使用 Synplyify 綜合得到 MC