【文章內(nèi)容簡(jiǎn)介】 時(shí)間的實(shí)際操 作，可在二～三個(gè)月內(nèi)掌握這種設(shè)計(jì)技術(shù)。而掌握 VHDL 設(shè)計(jì)技術(shù)就比較困難。這是因?yàn)?VHDL 不很直觀，還需要有 Ada 編程基礎(chǔ)。 FPGA 開(kāi)發(fā) 過(guò)程 FPGA 的開(kāi)發(fā)過(guò)程主要有兩部分組成，分別是模塊原理圖和硬件描述語(yǔ)言編程 HDL（ Hardware Description Language） 。本次設(shè)計(jì)是從軟件方面進(jìn)行 FPGA 的開(kāi)發(fā)，所以采用硬件描述語(yǔ)言 Verilog HDL 設(shè)計(jì)法。 HDL可以描述數(shù)字電路或系統(tǒng)，并通過(guò)仿真的手段來(lái)驗(yàn)證設(shè)計(jì)的正確性，大大的減少設(shè)計(jì)的設(shè)計(jì)失敗可能，縮短設(shè)計(jì)時(shí)間。 HDL 的設(shè)計(jì)過(guò)程 見(jiàn) 圖 。 圖 HDL的設(shè)計(jì)過(guò)程圖 基于 HDL 的 FPGA 的設(shè)計(jì)流程 主要在于 用 Verilog HDL 描述集成電路，具體可以分成以下幾個(gè)過(guò)程步驟： 設(shè)計(jì)定義與 HDL 實(shí)現(xiàn)； 功能仿真； 邏輯綜合； 前仿真； 布局布線； 后仿真； 系統(tǒng)測(cè)試。 功能設(shè)計(jì) 用 Verilog HDL,描述電路 軟件模擬仿真 結(jié)果 邏輯綜合 搭建硬件電路 完成 南昌工程學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 6 第 三 章 SDRAM 的技術(shù)介紹 存儲(chǔ)器概況 存儲(chǔ)器是擁有記憶功能的能力，用來(lái)保存信息，比如數(shù)據(jù)、指令與運(yùn)行結(jié)果等 并能根據(jù)需要存取 的電氣器件。 為了實(shí)現(xiàn)自動(dòng)計(jì)算，各種信息必須預(yù)先存放在計(jì)算機(jī)內(nèi)的某 個(gè)地方，這個(gè)地方就是存儲(chǔ)器。構(gòu)成存儲(chǔ)器的存儲(chǔ)介質(zhì)，目前主要采用半導(dǎo)體器件和磁性材料。 如今，存儲(chǔ)器在這信息世界的影響力是舉足輕重的，按用途分類(lèi)它主要可以分為外存儲(chǔ)器和內(nèi)存儲(chǔ)器兩類(lèi)。 1） 外存儲(chǔ)器 外存 儲(chǔ) 器是 在外部用于 擴(kuò)充 存儲(chǔ)容量的存儲(chǔ)器 。它 的特點(diǎn)是 儲(chǔ)存容量大 、 價(jià)格低，但儲(chǔ)存速度慢，一般用來(lái)存放大量暫時(shí)不用的程序 、 數(shù)據(jù)和中間結(jié)果， 并 可成批的與內(nèi)存進(jìn)行信息交換。外存只 能與內(nèi)存交換信息，不能被計(jì)算機(jī)系統(tǒng)的其他部件直接訪問(wèn)。 外 存儲(chǔ)器 分為很多種類(lèi)，例如硬盤(pán)（ Hard drive） 、 軟盤(pán)（ Floppy disk） CD 光 盤(pán)、 CDR 可拷貝光盤(pán)、 CDROM只讀光盤(pán)、 CDRW 讀寫(xiě)光盤(pán)、有些大型計(jì)算機(jī)會(huì)用讀寫(xiě)磁帶來(lái)儲(chǔ)存網(wǎng)絡(luò)進(jìn)程的龐大數(shù)據(jù)。 2） 內(nèi)存儲(chǔ)器 內(nèi) 存儲(chǔ)器 ，即 RAM 是能 直接與 CPU 聯(lián)系 的使用二進(jìn)制數(shù)據(jù)儲(chǔ)存單元。他的特點(diǎn)是 大大減少了讀取數(shù)據(jù)的時(shí)間 ，但 RAM 上所存數(shù)據(jù)在關(guān)機(jī) 斷電時(shí) 或計(jì)算機(jī)異常 時(shí) 是會(huì)自動(dòng)清除，所以人們才需要將數(shù)據(jù)保存在硬盤(pán)等外 存儲(chǔ)器 上。 構(gòu)成存儲(chǔ)器的 主要 存儲(chǔ)介質(zhì)，目前主要采用半導(dǎo)體器件和磁性材料。 它是由多個(gè)存儲(chǔ)單元組成起來(lái)的，每個(gè)存儲(chǔ)單元由若干個(gè)存儲(chǔ)元，每個(gè)存儲(chǔ)元可以存儲(chǔ)一個(gè)二進(jìn)制代碼，然而存儲(chǔ)單元的位置都 由一個(gè)編號(hào)標(biāo)示，這既是地址，一般為十六進(jìn)制。存儲(chǔ)器中的全部存儲(chǔ)單元可存放的數(shù)據(jù)大小稱(chēng)之為存儲(chǔ)容量。 假設(shè)一個(gè)存儲(chǔ)器的地址碼由 20 位二進(jìn)制數(shù)（即 5 位十六進(jìn)制數(shù)）組成，則可表示 2 的 20 次方，即 1K 個(gè)存儲(chǔ)單元地址。每個(gè)存儲(chǔ)單元存放一個(gè)字節(jié)，則該存儲(chǔ)器的存儲(chǔ)容量為 1KB。 隨著信息量的逐漸增加，存儲(chǔ)器的存儲(chǔ)容量也隨之增大，用戶對(duì) RAM 的 系統(tǒng)性能的提高 的要求也愈演愈烈。本設(shè)計(jì) 課題涉及儲(chǔ)存器 SDRAM 和其 FPGA 方式的控制實(shí)現(xiàn) ，能較好的解決這一問(wèn)題，就讓我們先來(lái)了解一下 SDRAM 控制器情況。 SDRAM 簡(jiǎn)介 了 解 SDRAM 之前，我們先看看 SRAM 存儲(chǔ)器和 DRAM 存儲(chǔ)器的差別。 SRAM 和 DRAM SRAM（ Static RAM） 即 靜態(tài)隨機(jī)存儲(chǔ)器 。 它是一種具有靜止存取功能的內(nèi)存，不需要刷南昌工程學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 7 新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù) ，而且 也不是行列地址復(fù)用的， 但集成度比較低 是它的缺點(diǎn) ，不 適合做容量大的內(nèi)存。 一般 情況下 SRAM 是用在處理器的緩存里面 。 。 SRAM 是一種非常重要的存儲(chǔ)器，它的用途廣泛 ， 主要用于二級(jí)高速緩存 (Level2 C ache)。它利用晶體管來(lái)存儲(chǔ)數(shù)據(jù)。與 DRAM 相比， SRAM 的速度快，但在相同面 積中 SRAM 的容量要比其他類(lèi)型的內(nèi)存小。 SRAM 內(nèi)部采用的是雙穩(wěn)態(tài)電路的形式來(lái)存儲(chǔ)數(shù)據(jù)。所以 SRAM的電路結(jié)構(gòu)非常復(fù)雜， 制造相同容量的 SRAM 比 DRAM 的成本高的多。正因?yàn)槿绱?，才使?其發(fā)展受到了限制。 DRAM（ Dynamic RAM）即 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 。 DRAM 只能將數(shù)據(jù)保持很短的時(shí)間，為了保持?jǐn)?shù)據(jù)， DRAM 使用電容存儲(chǔ)，所以 必須隔一段時(shí)間刷新一次，如果存儲(chǔ)單元沒(méi)有被刷新，存儲(chǔ)的信息就會(huì)丟失 ，也就是所謂的關(guān)機(jī)就會(huì)丟失數(shù)據(jù)。 SDRAM 發(fā)展過(guò)程 SDRAM（ Synchronous DRAM）即同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，屬于 DRAM 中的一種 。 同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器 的意思是其 內(nèi)存工作需要同步時(shí)鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn) ，其 存儲(chǔ)陣列需要不斷的刷新來(lái)保證數(shù)據(jù)不丟失 其，其 數(shù)據(jù)不是線性依次存儲(chǔ)，而是自由指定地址進(jìn)行數(shù)據(jù)讀寫(xiě)。 DRAM 和 SDRAM 由于實(shí)現(xiàn)工藝問(wèn)題，容量較 SRAM 大。但是讀寫(xiě)速度不如SRAM。 一般的嵌入式產(chǎn)品里面的內(nèi)存和電腦的內(nèi)存都是用的 SDRAM，其集成度非常高，因?yàn)槭悄喜こ虒W(xué)院本科畢業(yè)設(shè)計(jì)（論文） 8 動(dòng)態(tài)的，所以必須有刷新電路，每隔一段時(shí)間必須得刷新數(shù)據(jù)。 同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 芯片 為 168 腳 ，帶寬為 64 位 ，其中 RAM 和 CPU 由于鎖在同一個(gè)時(shí)鐘內(nèi)，因此共享著一個(gè)時(shí)鐘的周期，以相同的速度進(jìn)行同步工作，在 工作電壓下其運(yùn)行速度高出 EDO 內(nèi)存一半。在一段不短的時(shí)間內(nèi)， SDRAM 曾經(jīng)是市場(chǎng)的主流內(nèi)存，不管事 430TX 芯片組還是 845 芯片組都支持 SDRAM 的使用。但伴隨著新推出的 DDR SDRAM、 DDR2 SDRAM、 DDR3 SDRAM， SDRAM 也漸漸退出了人們的視線范圍。 第一代 SDRAM 內(nèi)存為 PC66 規(guī)范，但很快由于 Intel 和 AMD 的頻率之爭(zhēng)將 CPU 外頻提升到了 100MHz，所以 PC66 內(nèi)存很快 就被 PC100 內(nèi)存取代，接著 133MHz 外頻的 PIII 以及 K7 時(shí)代的來(lái)臨， PC133 規(guī)范也以相同的方式進(jìn)一步提升 SDRAM 的整體性能，帶寬提高到 1GB/sec以上。由于 SDRAM 的帶寬為 64位 ，正好對(duì)應(yīng) CPU 的 64 位 數(shù)據(jù)總線寬度，因此它只需要一條內(nèi)存便可工作，便捷性進(jìn)一步提高。在性能方面，由于其輸入輸出信號(hào)保持與系統(tǒng)外頻同步，因此速度明顯超越 EDO（ Extended Data Out DRAM） 內(nèi)存。 新一代 DDR SDRAM(Double Data Rate SDRAM)簡(jiǎn)稱(chēng) DDR，也就是“雙倍 速率 SDRAM”的意思。 DDR 可以說(shuō)是 SDRAM 的升級(jí)版本， DDR 在時(shí)鐘信號(hào)上升沿與下降沿各傳輸一次數(shù)據(jù)，這使得 DDR 的數(shù)據(jù)傳輸速度為傳統(tǒng) SDRAM 的兩倍。由于僅多采用了下降緣信號(hào)，因此并不會(huì)造成能耗增加。至于定址與控制信號(hào)則與傳統(tǒng) SDRAM 相同，僅在時(shí)鐘上升緣傳輸。 伴隨著信息量的增加， DDR2 SDRAM 的出現(xiàn)也無(wú)可厚非， 與 DDR 相比， DDR2 最主要的改進(jìn)是在內(nèi)存模塊速度相同的情況下，可以提供相當(dāng)于 DDR 內(nèi)存兩倍的帶寬。這主要是通過(guò)在每個(gè)設(shè)備上高效率使用兩個(gè) DRAM 核心來(lái)實(shí)現(xiàn)的。作為對(duì)比，在每個(gè)設(shè)備上 DDR 內(nèi)存只能夠使用一個(gè) DRAM 核心。技術(shù)上講， DDR2 內(nèi)存上仍然只有一個(gè) DRAM 核心，但是它可以并行存取，在每次存取中處理 4個(gè)數(shù)據(jù)而不是兩個(gè)數(shù)據(jù)。 DDR3 SDRAM 也是現(xiàn)時(shí)流行的內(nèi)存產(chǎn)品 ,相比 DDR2 有 著 更低的工作電壓，從 DDR2 的 降落到 ，性能更好更為省電； DDR2 的 4 位 預(yù)讀升級(jí)為 8 位 預(yù)讀。 DDR3 目前最高能夠達(dá)到 2021Mhz 的速度，盡管目前最為快速的 DDR2 內(nèi)存速度已經(jīng)提升到 800Mhz/1066Mhz 的速度，但是 DDR3 內(nèi)存模組仍會(huì)從 1066Mhz 起跳。 SDRAM 工作 原理和基本操作 SDRAM 是 DRAM 的一種，和 DRAM 一樣它需要周期性的刷新操作，訪問(wèn)之前必須要依序給出行列地址，不同的是 SDRAM 的輸入信號(hào)都用系統(tǒng)時(shí)鐘的上升沿鎖存，必須在外部同步時(shí)鐘控制下才可完成數(shù)據(jù)的讀入和寫(xiě)出。 SDRAM 中內(nèi)嵌有一個(gè)同步控制邏輯電路，它使得 SDRAM南昌工程學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 9 支持突發(fā)方式進(jìn)行連續(xù)讀寫(xiě)，能夠達(dá)到數(shù)倍于傳統(tǒng) DRAM 的傳輸速度，而且只要有首地址就可以對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)。再加上它具有可編程同步時(shí)序模式和突發(fā)長(zhǎng)度更加使其使用方法靈活多變。 SDRAM 存儲(chǔ)的 工作原理 SDRAM 的工作原理是以電荷 的形式，把信息存儲(chǔ)在 MOS 管柵極和源極之間的極間電容或?qū)ｉT(mén)集成的電容上 。如圖 為單管式動(dòng)態(tài)存儲(chǔ)元。 刷 新放 大 器行 選 通三 極 管存 儲(chǔ) 電 容 C s列 選 通三 極 管位 線 （ 數(shù) 據(jù) I / O ）列 地 址 線行 地 址 線C oT 圖 單管動(dòng)態(tài)存儲(chǔ)元 單管動(dòng)態(tài)存儲(chǔ)元 中電荷存 儲(chǔ)在電容 Cs 上 ，行選通三極管 T 的導(dǎo)通條件為高電平，當(dāng) T導(dǎo)通時(shí)，數(shù)據(jù)線上的信號(hào)才能通過(guò) T 進(jìn)入 Cs 或從 Cs 上讀出。讀出操作時(shí)，根據(jù)讀出電壓在數(shù)據(jù)線上的增量決定讀出的數(shù)據(jù)是 0 還是 1，再通過(guò)高靈敏的讀出放大器輸出數(shù)據(jù)。讀出結(jié)束后，必須進(jìn)行重寫(xiě)，三極管 T 信號(hào)為低電平截止， Cs 上電荷不斷流出，一段時(shí)間后電荷消失， 動(dòng)態(tài)存儲(chǔ)器就刷新了一次，一般在 2ms 左右。 SDRAM 的 引腳 信號(hào) SDRAM 讀寫(xiě)操作的引腳 信號(hào) 分為 控制信號(hào) 、地址選擇信號(hào)、數(shù)據(jù)信號(hào)等，其中控制信號(hào)包括片選信號(hào)、同步時(shí)針信號(hào)、時(shí)鐘使能信號(hào)、讀寫(xiě)使能信號(hào)，地址信號(hào)包括行地址選通信號(hào)、列地址選通信號(hào)、行列地址線、 Bank 地址線，數(shù)據(jù)信號(hào)包括雙向數(shù)據(jù)端口和接收數(shù)據(jù)有效信號(hào)。 SDRAM 是多個(gè)邏輯存儲(chǔ)庫(kù)（ Bank）結(jié)構(gòu)，在一個(gè)具有兩個(gè)邏輯存儲(chǔ)庫(kù)的 SDRAM 的模組中，其中一個(gè)邏輯存儲(chǔ)庫(kù)在進(jìn)行預(yù)充電期間，另一個(gè)邏輯存儲(chǔ)庫(kù)卻馬上可以被讀取，這樣當(dāng)進(jìn)行一次讀取 后，又馬上去讀取已經(jīng)預(yù)充電邏輯存儲(chǔ)庫(kù)的數(shù)據(jù)時(shí)，就無(wú)需等待而是可以直接讀取了，這也就大大提高了存儲(chǔ)器的訪問(wèn)速度。為了實(shí)現(xiàn)這個(gè)功能， SDRAM 需要增加對(duì)多個(gè)邏輯存儲(chǔ)庫(kù)的管理，實(shí)現(xiàn)控制其中的邏輯存儲(chǔ)庫(kù)進(jìn)行預(yù)充電。在一個(gè)具有 2 個(gè)以上邏輯存儲(chǔ)庫(kù)的SDRAM 中，一般會(huì)多一根叫做 BAn 的引腳，用來(lái)實(shí)現(xiàn)在多個(gè)邏輯存儲(chǔ)庫(kù)之間的選擇。 SDRAM 信號(hào)引腳接口功能如 表 。 南昌工程學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 10 表 引腳信號(hào)表 名稱(chēng) 引腳符 號(hào) 備注 控制信號(hào) 片選信號(hào) CS 輸入信號(hào)，低電平有效。只有當(dāng)片選信號(hào)有效后， SDRAM才能識(shí)別控制器發(fā)送來(lái)的命 令 同步時(shí)針信號(hào) CLK 輸入信號(hào)， SDRAM所有輸入信號(hào)的邏輯狀態(tài)都需要通過(guò) CLK的上升沿采樣確定。 時(shí)鐘使能信號(hào) CKE 輸入信號(hào)，高電平有效。 CKE信號(hào)的用途有兩個(gè)，即關(guān)閉時(shí)鐘以進(jìn)入省電模式和進(jìn)入自刷新?tīng)顟B(tài)。 CKE無(wú)效時(shí)， SDRAM內(nèi)部所有與輸入相關(guān)的功能模塊停止工作。 讀寫(xiě)使能信號(hào) WE 輸入信號(hào)，低電平有效。 地址選擇信號(hào) 行地址選通信號(hào) RAS 輸入信號(hào)，低電平有效。 列地址選通信號(hào) CAS 輸入信號(hào)，低電平有效。 行 /列地址線 SA0－SA12 分時(shí)復(fù)用 Bank 塊 地址線 BA0－BA1 分時(shí)復(fù)用 數(shù)據(jù)信號(hào) 雙向數(shù)據(jù)端口 DQ0－DQ15 一個(gè)信號(hào)輸入，一個(gè)信號(hào)輸出 接收數(shù)據(jù)有效信號(hào) DQM 接收數(shù)據(jù)有效 SDRAM 基本命令 對(duì) SDRAM 的操作要通過(guò)指令命令來(lái)執(zhí)行，指令命令到達(dá)控制 RAS、 CAS、 WE 實(shí)現(xiàn)操作。具體見(jiàn) 表 。 表 SDRAM操作命令 SDRAM 初始化 如同大多數(shù)電子器件一樣， SDRAM 在通電后要進(jìn)行初始化操作才可以用于工作。初始化操作可分為四步：首先，在加上不超過(guò)標(biāo)稱(chēng)值 ，大約 100200 us，南昌工程學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 11 之后至少執(zhí)行一個(gè)空操作；然后對(duì)所以頁(yè)執(zhí)行預(yù)充電命令，并接著執(zhí)行一個(gè)空操作，使所有陣列中器件處于待機(jī)狀態(tài)；待機(jī)后 SDRAM 要執(zhí)行兩條自刷新命令并每條后執(zhí)行一個(gè)空操作，使芯片內(nèi)部刷新且讓計(jì)數(shù)器進(jìn)入正常運(yùn)行狀態(tài)；之后執(zhí)行加載模式寄存器（ LOAD MODE REGISTER）命令，完成對(duì) SDRAM 工作模式寄存器的設(shè)定。 模式設(shè)置命令使用地址線 A10~A0 作為模式數(shù)據(jù)輸入線。其中 A2~A0 作為 突發(fā) 長(zhǎng)度，A3 為突發(fā)類(lèi)型， A6~A4 為 CAS 延遲， A8~A7 為操作模式， A9 為寫(xiě) 突發(fā) 模式。模式寄存器的設(shè)置值必 須與器件的延遲參數(shù)以及讀寫(xiě)操作的控制時(shí)序一致。模式寄存器的設(shè)置值如下表所示。 完成以上步驟后， SDRAM 就可進(jìn)入正常工作狀態(tài)。 SDRAM 初始化過(guò)程圖如圖 。 表 SDRAM 工作模式寄存器