【文章內(nèi)容簡介】 ，所以能設計出一款方便安全操作的微波爐是非常有必要的。 南昌工程學院（本）畢業(yè)設計（論文） 3 第 二章 概述 VHDL簡介 隨著 VLSI、 EDA（ Electronic Design Automation ） 工具的迅速發(fā)展，用戶系統(tǒng)的設計從單純的 ASIC（ Application Specific Integrated Circuit） 設計向著系統(tǒng)單片化SOC（ System On a Chip） 設計的方向發(fā)展。同時網(wǎng)絡技術的發(fā)展，共享 IP 知識產(chǎn)權的開放式系統(tǒng)設計成為新模式，芯片工藝物理設計與系統(tǒng)設計相分離，使用戶系統(tǒng)設計人員可直接從事芯片設計。多種技術的融合，系統(tǒng)的功能復合化程度越來越高；對系統(tǒng)設計方法學和工具的要求更高；系統(tǒng)設計日趨軟件硬化、硬件軟化，并使兩者得到了有機的融合，形成了更為強大的 ESDA（ Electronic System Design Automation ）。 VHDL（ Very High Speed Integrated Circuit Hardware Description Language） 是 IEEE（ Institute of Electrical and Electronics Engineers） 標準的硬件描述語言，是現(xiàn)代電子系統(tǒng)設計的首選硬件設計計算機語言。本篇介紹 VHDL 的語法基礎、用 VHDL 進行系統(tǒng)設計 的 基本方法、 以及 VHDL 的設計實例等。 從宏觀的角度看， VHDL 的語法構成了程序的各組成部分；微觀上看 VHDL 的語法是各種語句的運用細節(jié)。本章在 VHDL 的特性之后，從這兩個角度 簡要介紹 VHDL的語法基礎。 硬件描述語言 HDL（ Hardware Description Language）誕生于 1962 年 。 HDL 是用形式化的方法描述數(shù)字電路和設計數(shù)字邏輯系統(tǒng)的語言。主要用于描述離散電子系統(tǒng)的結構和行為。與 SDL（ Software Description Language） 相似，經(jīng)歷了從機器碼（晶體管和焊接）、匯編（網(wǎng)表）、到高級語言（ HDL）的過程。 20 世紀 80 年代美國國防部開發(fā) Very High Speed Integrated Circuit—VHSIC，用于描述集成電路的結構 和功能。此后，硬件描述語言向標準化方向發(fā)展， 1987年成為 IEEE Standard 1076，稱為 VHDL 語言。它也是美國國防部標準（ MILSTD454L）。 1993年該標準增修為 IEEE1164 標準。 1996 年，再次加入電路合成的標準程序和規(guī)格，成為 標準。 1995 年 VerilogHDL 也成為 IEEE 標準。 VHDL 與 VerilogHDL 一起成為業(yè)界主選的硬件描述語言。 VHDL 的特點 應用 VHDL 進行系統(tǒng)設計，有以下幾方面的特點。 第二章 概述 4 （一）功能強大 VHDL 具有功能強 大的語言結構。它可以用明確的代碼描述復雜的控制邏輯設計。并且具有多層次的設計描述功能，支持設計庫和可重復使用的元件生成。 VHDL 是一種設計、仿真和綜合的標準硬件描述語言。 （二）可移植性 VHDL 語言是一個標準語言，其設計描述可以為不同的 EDA 工具支持。它可以從一個仿真工具移植到另一個仿真工具，從一個綜合工具移植到另一個綜合工具，從一個工作平臺移植到另一個工作平臺。此外，通過更換庫再重新綜合很容易移植為ASIC 設計。 （三）獨立性 VHDL 的硬件描述與具體的工藝技術和硬件結構無關。設計者可以不懂硬件的結構， 也不必管最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。程序設計的硬件目標器件有廣闊的選擇范圍，可以是各系列的 CPLD、 FPGA 及各種門陣列器件。 （四）可操作性 由于 VHDL 具有類屬描述語句和子程序調(diào)用等功能，對于已完成的設計，在不改變源程序的條件下，只需改變端口類屬參量或函數(shù)，就能輕易地改變設計的規(guī)模和結構。 （五）靈活性 VHDL 最初是作為一種仿真標準格式出現(xiàn)的，有著豐富的仿真語句和庫函數(shù)。使其在任何大系統(tǒng)的設計中，隨時可對設計進行仿真模擬。所以，即使在遠離門級的高層次（即使設計尚未完成時），設計者就 能夠對整個工程設計的結構和功能的可行性進行查驗，并做出決策。 VHDL 的設計步驟 采用 VHDL 的系統(tǒng)設計，一般有以下 6 個步驟。 1）要求的功能模塊劃分； 2） VHDL 的設計描述（設計輸入）； 3）代碼仿真模擬（前仿真）； 4）計綜合、優(yōu)化和布局布線； 5）布局布線后的仿真模擬（后仿真）； 6）設計的實現(xiàn)（下載到目標器件）。 南昌工程學院（本）畢業(yè)設計（論文） 5 VHDL 的設計簡述 VHDL 描述數(shù)字電路系統(tǒng)設計的行為、功能、輸入和輸出。它在語法上與現(xiàn)代編程語言相似，但包含了許多與硬件有特殊關系的結構。 VHDL 將一個設計稱 為一個實體 Entity（元件、電路或者系統(tǒng)），并且將它分成外部的可見部分（實體名、連接）和內(nèi)部的隱藏部分（實體算法、實現(xiàn)）。當定義了一個設計的實體之后，其他實體可以利用該實體，也可以開發(fā)一個實體庫。所以，內(nèi)部和外部的概念對系統(tǒng)設計的 VHDL 是十分重要的。 外部的實體名或連接由實體聲明 Entity 來描述。而內(nèi)部的實體算法或實現(xiàn)則由結構體 Architecture 來描述。結構體可以包含相連的多個進程 process 或者組建 ponent等其他并行結構。需要說明的是，它們在硬件中都是并行運行的。 VHDL 程序設計 的基本結構如下： 庫、程序包 實體 Entity 結構體 Architecture： 進程 process、 組件 ponent 等 配置 Configuration 表格 程序設計的基本結構 一個實體可以對應一個或者多個結構體。結構體可以包含一個或者多個進程或者組件。 VHDL 的描述風格 設計實體的邏輯功能由 VHDL 的結構體具體描述。用戶可以使用不同程度的語句類型和抽象方式來描述不同程度的設計。例如系統(tǒng)級的、板 級的、芯片級的或者模塊級的設計。對于相同的邏輯行為可以有不同的語句表達方式。在 VHDL 結構體中這種不同的描述方式或者說建模方法，通?？蓺w納為行為（ Behavioral）級描述、數(shù)據(jù)流（ Dataflow）級描述和結構（ Structural）級描述。 （一）行為級描述 通過一組串行的 VHDL 進程，反映設計的功能和算法，而沒有直接指明或涉及實現(xiàn)這些行為的硬件結構，包括硬件特性、連線方式和邏輯行為方式。行為級描述主要指順序語句描述，即通常是指含有進程的非結構化的邏輯描述。 第二章 概述 6 （二）數(shù)據(jù)流級描述 將數(shù)據(jù)看成從設計的輸入 端流到輸出端，反映從輸入數(shù)據(jù)到輸出數(shù)據(jù)所發(fā)生的立即變換。數(shù)據(jù)流描述主要是指非結構化的并行語句描述；是建立在用并行信號賦值語句描述基礎上的。數(shù)據(jù)流描述方式可比較直觀地表達底層邏輯行為。 （三）結構級描述 將設計看成多個功能塊的相互連接，并且主要通過功能塊的組件例化來表示。結構級描述方式采用了結構化、模塊化的設計思想，適合于大型復雜性設計。 VHDL 通過這三種描述方法或稱描述風格，從不同的側面描述結構體的行為方式。其中，行為描述的抽象程度最高，最能體現(xiàn) VHDL 描述高層次結構和系統(tǒng)的能力。正是 VHDL 語言的行 為描述能力使自頂向下的設計方式成為可能。 在實際應用中，為了能兼顧整個設計的功能、資源和性能幾方面的因素，通常將以上三種描述方式混合使用。 FPGA介紹 發(fā)展歷史 早期的可編程邏輯器件只有可編程只讀 存儲器 （ PROM）、紫外線可擦除 只讀存儲器 （ EPROM）和電可擦除只讀存儲器（ E2PROM）三種。由于結構的限制，它們只能完成簡單的數(shù)字邏輯功能。 其后出現(xiàn)了一類結構上稍復雜的可編程芯片，即可編程邏輯器件（ PLD），它能夠完成各種數(shù)字邏輯功能。典型的 PLD 由一個 “與 ”門和一個 “或 ”門陣列組成，而任意一個組合邏輯都可以用 “與 —或 ”表達式來描述，所以 PLD 能以乘積和的形式完成大量的組合邏輯功能。 這一階段的產(chǎn)品主要有 PAL（可編程陣列邏輯）和 GAL（通用陣列邏輯）。 PAL由一個可編程的 “與 ”平面和 一個固定的 “或 ”平面構成，或門的輸出可以通過 觸發(fā)器 有選擇地被置為寄存狀態(tài)。 PAL 器件是現(xiàn)場可編程的，它的實現(xiàn)工藝有反熔絲技術、EPROM 技術和 E2PROM 技術。還有一類結構更為靈活的邏輯器件是可編程邏輯陣列（ PLA），它也由一個 “與 ”平面和一個 “或 ”平面構成，但是這兩個平面的連接關系是可編程的。 PLA 器件既有現(xiàn)場可編程的，也有掩膜可編程的。在 PAL 的基礎上 又發(fā)展了一種通用陣列邏輯（ GAL， Generic ArrayLogic），如 GAL16V GAL22V10 等。它采用了 E＇ PROM 工藝，實現(xiàn)了電可擦除、電可改寫，其輸出結構是可編程的邏輯宏單元，因而它的設計具有很強的靈活性，至今仍有許多人使用。這些早期的 PLD 器南昌工程學院（本）畢業(yè)設計（論文） 7 件的一個共同特點是可以實現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結構也使它們只能實現(xiàn)規(guī)模較小的電路。 為了彌補這一缺陷， 20 世紀 80 年代中期， Altera 和 Xilinx 分別推出了類似于 PAL結構的擴展型 CPLD（ Complex Programmable Logic Dvice）和與標準門陣列類似的