【文章內(nèi)容簡介】 起 ， 特 別 適 合 于 樣 品 研 制 或 小 批 量產(chǎn) 品 開 發(fā) ， 使 產(chǎn) 品 能 以 最 快 的 速 度 上 市 ， 而 當 市 場 擴 大 時 ， 它 可 以 很 容 易 地轉 由 掩 模 ASIC 實 現(xiàn) ， 因 此 開 發(fā) 風 險 也 大 為 降 低 。 可 以 說 CPLE)／ FPGA 器件 ， 已 成 為 現(xiàn) 代 高 層 次 電 子 設 計 方 法 的 實 現(xiàn) 裁 體 。 EDA技術的應用發(fā)展（1） CPLD/FPGA 系統(tǒng)：使用 EDA 技術開發(fā) CPLD/FPGA，使自行開發(fā)的CPLD/FPGA 作為電子系統(tǒng)、可控制系統(tǒng)、信息處理系統(tǒng)的主體。（2） “CPLD/FPGA+MCU”系統(tǒng)：使用 EDA 技術與單片機相接結合，使自行開發(fā)的 CPLD/FPGA+MCU 作為電子系統(tǒng)、控制系統(tǒng)、信息處理系統(tǒng)的主體。（3） “CPLD/FPGA+專用 DPS 處理器”系統(tǒng)：將 EDA 技術與 DSP 專用處理器配 5置合使用，使自行開發(fā)的“CPLD/FPGA+專用 DPS 處理器”構成一個數(shù)字信號處理系統(tǒng)的整體。（4） 基于 FPGA 實現(xiàn)的現(xiàn)代 DSP 系統(tǒng)：基于 SOPC（a System on a Programmable Chip）技術、EDA 技術與 FPGA 技術實現(xiàn)方式的現(xiàn)代 DSP 系統(tǒng)。（5） 基于 FPGA 實現(xiàn)的 SOC 片商系統(tǒng)：使用超大規(guī)模的 FPFA 實現(xiàn)的內(nèi)含 1 個或數(shù)個嵌入式 CPU 或 DSP 能夠實現(xiàn)復雜系統(tǒng)功能的單一芯片系統(tǒng)。 6第三章 VHDL 語言硬件描述語言是 EDA 技術的重要組成部分，VHDL 是電子設計的主流硬件描述語言。VHDL（Veryllighspeed Integrated Ciecuit Hardware Description Language） 。3．1 VHDL 的結構VHDL 主要是由實體，結構體、庫、程序包和配置構成，其中實體和結構體是必不可少的。3．1．1 實體用 VHDL 進行的設計，無論簡單與復雜，都可看成是一個“元件” ，這個元件可以是一個反相器，出可以是一個 CPU 乃至整個系統(tǒng)。VHDL 中的實體（ENTITY）部分就是對這個元件和外部電路之間的接口進行描述，可以看成是定義元件的引腳。實體語句結構格式：ENTITY 實體名 IS[GENERIC（類屬表） ；][PORT（端口表） ；]END ENTITY 實體名；實體語句以“ENTITY 實體名；”結束，實體名的具體取名由設計者自定，但必須遵守 VHDL 標識符的有關規(guī)定。由于實體名實際上就是該設計電路的器件名，因此實體名最好根據(jù)電路的功能來取。3．1．2 結構體實體語句可以看成是描述“元件”的引腳，而結構體則是描述元件內(nèi)部的結構和邏輯功能。結構體的組成：對數(shù)據(jù)類型、常數(shù)、信號、子程序及元件等元素的說明。對實體邏輯功能的描述，包括各種形式的順序描述語句和并行描述語句。有元件例化語句對外部元件端口間的連接方式的說明。 7結構體語句結構格式：ARCHITECTURE 結構體 OF 實體名 IS[說明語句]BEGIN[功能描述語句]END 結構體名；“實體名”必須是該結構體所對應的實體的名字，而“結構體名”可以由設計者自己選擇。3．1．3 庫庫實際是程序包的集合，程序中調(diào)用的是程序包中的內(nèi)容，因此，在庫語句中，除了指明使用的庫外，還要使用 USE 語句指明庫中的程序包。庫的基本格式：LIBRARY 庫名；USE 庫名．程序包名．項目名；庫的種類：IEEE 庫：是 VHDL 設計中最常用的庫，其中包括符合 IEEE 標準的程序包STD _LOGIC_1164，大部分數(shù)字系統(tǒng)設計都是以此程序包中設定的標準為基礎的。STD 庫：是 VHDL 語言中的標準庫。WORK 庫：是 VHDL 設計現(xiàn)行工作庫，用于存放用戶設計和定義的一些設計單元和程序包，可以看成用戶的臨時倉庫。 VHDL的基本語句順序語句（Sequential Statements）和并行語句（Concurrent Statements）是 VHDL 程序設計中的兩類基本語句。3．2．1 順序語句順序語句只能在進程（Process）和子程序中使用，有 6 種順序語句分別是賦值語句，流程控制語句，等待語句，子程序調(diào)用語句，返回語句和空操作語句。 8（1）賦值語句：變量賦值語句和信號賦值語句的格式變量賦值目標：=賦值源；信號賦值目標=賦值源；（2）流程控制語句：是通過設置條件、判斷條件是否成立來控制語句的執(zhí)行的。這類語句共有 5 種。IF 語句、CASE 語句、LOOP 語句、NEXT 語句和 EXIT 語句（3）WAIT 語句：在進程中，當執(zhí)行到 WAIT 語句時，程序將被掛起，直到設置的條件滿足后再重新開始運行。WAIT 語句主要有 3 種形式WAIT ON 信號表；WAIT UNTIL 條件表達式；WAIT FOR 時間表達式；3．2．2 并行語句VHDL 中的并行語句主要有以下 7 種：（1）塊語句：是由一系列并行運行的語句構成的組合體，功能是將這些并行語句組合成一個或多個子模塊。（2）進程語句：由順序語句組成，可按規(guī)定的條件將外部信號或內(nèi)部數(shù)據(jù)向其它信號進行賦值。（3）并行信號代入語句。（4）條件信號賦值語句。（5）選擇信號賦值語句。（6）元件例化語句（7）生成語句：可以用來復制一組相同的設計單元。1. 塊語句的功能就是提供一種劃分機制，它允許設計者將一個大的設計實體劃分成若干個功能模塊。BLOCK 語句的格式如下:塊標號：BLOCK [（保護表達式）]接口說明類屬說明BEGIN 9并行語句END BLOCK 塊標號；2. 進程（PROCESS）語句是由順序語句組成的程序結構，主要是由 3 個部分組成，即進程說明部分、順序語句描述部分和敏感信號表。其基本格式如下：[進程標號]：PROCESS [（敏感信號表）] IS[進程說明部分]BEGIN順序語句END PROCESS [進程標號]；3． 子程序VHDL 的子程序有過程（PROCEDURE）和函數(shù)（FUNCTION）兩種形式，它們可以在 VHDL 程序的 3 個不同位置進行定義，即可以在程序包、結構體或進程中定義，只有在程序包中定義的子程序可以被其它程序調(diào)用。4. 過程定義過程（Procedure）的語句格式是：PROCEDURE 過程名（參數(shù)表） ； — 過程首PROCEDURE 過程名（參數(shù)表）IS — 過程體[說明部分]BEGIN順序語句；END PROCEDURE 過程名；過程語句由過程首和過程體兩部分組成，其中過程首不是必需的，過程體可以獨立存在和使用。在進程或結構體中定義過程時不必定義過程首，而在程序包中必須定義過程首。5. 函數(shù)定義函數(shù)的語句格式如下：FUNCTION 函數(shù)名 RETURN 數(shù)據(jù)類型 。 — 函數(shù)首FUNCTION 函數(shù)名 RETURN 數(shù)據(jù)類型 IS — 函數(shù)體 10[說明部分]BEGIN順序語句；END FUNCTION 函數(shù)名；函數(shù)是由函數(shù)首和函數(shù)體兩部分組成，在進程或結構體中不必定義函數(shù)首，而在程序包中必須定義函數(shù)首。函數(shù)的參數(shù)只能是輸入值，可以是信號或常數(shù)。6. 子程序重載子程序重載指兩個或多個子程序使