【文章內容簡介】 EEPROM TH 用戶字節(jié) 1* TL 用戶字節(jié) 2* 配置寄存器 * 圖 33 DS18B20 的存儲器 北華航天工業(yè)學院畢業(yè)論文 10 DS18B20 的時序 與 DS18B20 間的任何通訊都需要以初始化序列開始，一個復位脈沖跟著一個存在脈沖表明 DS18B20 已經(jīng)準備好發(fā)送和接收數(shù)據(jù)。 在初始化序列期間，總線控制器拉低總線并保持 480us 以發(fā)出（ TX）一個復位脈沖，然后釋放總線，進入接收狀態(tài)（ RX）。單總線由 5K上拉電阻拉高電平。當 DS18B20 探測到I/O 引腳上的上升沿后， 等待 1560us，然后發(fā)出一個由 60240us 低電平信號構成的存在脈沖。總線控制器初始化寫時序后， DS18B20 在一個 15us 到 60us 的窗口內對 I/O 線采樣。如果線上是高電平，就寫 1。低電平就寫 0。 圖 34 DS18B20 初始化時序圖 寫時序有寫 0 和寫 1兩種?？偩€控制器通過寫 1 時序寫邏輯 1 到 DS18B20，寫時序寫邏輯 0到 DS18B20。所有寫時序必須最少持續(xù) 60us，包括兩個寫周期間至少 1us 的恢復時間。當總線控制器把數(shù)據(jù)線從高電平拉到低 電平時，寫時序開始。 總線控制器要產(chǎn)生一個寫時序，必須把數(shù)據(jù)線拉到低電平后釋放，在寫時序開始后的15us 釋放總線。當總線被釋放的時候， 5k 的上拉電阻將拉高總線?？偪刂破饕梢粋€寫 0 時序，必須把數(shù)據(jù)線拉到低電平并持續(xù)保持至少 60us。 所有的讀時序必須最少 60us，包括兩個讀周期間至少 1us 的恢復時間。當總線控制器把數(shù)據(jù)線從高電平拉到低電平時，讀時序開始，數(shù)據(jù)線必須至少保持 1us，然后總線被釋放。在總線控制器發(fā)出讀時序后， DS18B20 通過拉高或拉低總線上來傳輸 1或 0、當傳輸邏輯 0 結束后，總線將被釋放，通過 上拉電阻回到上升沿狀態(tài)。從 DS18B20 輸出的數(shù)據(jù)等到時序的下降沿出現(xiàn)后 15us 內有效。因此，總線控制器在讀時序開始后必須停止把 I/O腳驅動為低電平 15us，以讀取 I/O 腳狀態(tài)。 北華航天工業(yè)學院畢業(yè)論文 11 圖 35 DS18B20 讀寫時序圖 DS18B20 的工作原理 DS18B20 測溫原理如圖 36 所示。圖中低溫度系數(shù)晶振的振蕩頻率受溫度影響很小，用于產(chǎn)生固定頻率的脈沖信號送給計數(shù)器 1。高溫度系數(shù)晶振隨溫度變化其振蕩率明顯改變，所產(chǎn)生的信號作為計數(shù)器 2 的脈沖輸入。計數(shù)器 1 和溫度寄存器被預置在－ 55℃ 所對應的一個基數(shù)值 。計數(shù)器 1 對低溫度系數(shù)晶振產(chǎn)生的脈沖信號進行減法計數(shù)，當計數(shù)器 1的預置值減到 0 時，溫度寄存器的值將加 1，計數(shù)器 1 的預置將重新被裝入，計數(shù)器 1 重 新開始對低溫度系數(shù)晶振產(chǎn)生的脈沖信號進行計數(shù)，如此循環(huán)直到計數(shù)器 2 計數(shù)到 0 時，停止溫度寄存器值的累加，此時溫度寄存器中的數(shù)值即為所測溫度。圖 36 中的斜率累加器用于補償和修正測溫過程中的非線性，其輸出用于修正計數(shù)器 1 的預置值。 圖 36 DS18B20溫度 測量 原理圖 北華航天工業(yè)學院畢業(yè)論文 12 DS18B20 的性能特點 （ 1） 采用單總線專用技術，既可通過串行口線，也可通過其它 I/O 口線 與微機接口，無須經(jīng)過其它變換電路，直接輸出被測溫度值（ 9 位二進制數(shù)，含符號位） ； （ 2） 測溫范圍為 55℃ —— +155℃，測量分辨率為 ℃ ； （ 3） 內含 64 位經(jīng)過激光修正的只讀存儲器 ROM； （ 4） 適配各種系統(tǒng) ； （ 5） 用戶可分別設定各路溫度的上、下限； （ 6） 內含寄生電源； （ 7） 零待機功耗 ； （ 8） 可通過數(shù)據(jù)線供電， 電壓范圍為 ～ ； （ 9） 負電壓特性，電源極性接反時，不會因發(fā)熱而燒毀，但不能正常工作。 DS18B20 使用過程中的 注意事項 DS1820 雖然具有測溫系統(tǒng)簡單、測溫精度高、連接方便、占用口線少等優(yōu)點，但在實際 應用中也應注意以下幾方面的問題： （ 1） 小的硬件開銷需要相對復雜的 軟件 進行補償，由于 DS18B20 與微處理器間采用 串行數(shù)據(jù)傳送，因此 ，在對 DS18B20 進行讀寫編程時，必須嚴格的保證讀寫時序，否則將無法讀取測溫結果。在使用 PL/M、 C 等高級語言進行系統(tǒng)程序設計時，對 DS18B20操作部分最好采用匯編語言實現(xiàn)。 （ 2） 在 DS18B20 的有關資料中均未提及單總線上所掛 DS18B20 數(shù)量問題，容易 使人誤認為可以掛任意多個 DS18B20，在實際應用中并非如此。當單總線上所掛 DS18B20超過 8 個時，就需要解決微處理器的總線驅動問題，這一點在進行多點測溫系統(tǒng)設計時 要加以注意。 （ 3） 連接 DS18B20 的總線電纜是有長度限制的。試驗中，當采用普通信號電纜傳輸長度超過 50m時，讀取的測溫數(shù)據(jù)將發(fā)生錯誤。當將總線電纜改為雙絞線帶屏蔽電纜時，正常通訊距離可達 150m，當采用每米絞合次數(shù)更多的雙絞線帶屏蔽電纜時，正常通訊距離進一步加長。這種情況主要是由總線分布電容使信號波形產(chǎn)生畸變造成的。因此，在用DS1820 進行 長距離測溫系統(tǒng)設計時要充分考 慮總線分布電容和阻抗匹配問題。 （ 4） 在 DS18B20 測溫程序設計中，向 DS18B20 發(fā)出溫度轉換命令后，程序總要等待 DS18B20 的返回信號， 一旦 某個 DS18B20 接觸不好或斷線，當程序讀該 DS18B20 時，將沒有返回信號，程序進入死循環(huán)。這一點在進行 DS18B20 硬件連接和軟件設計時也要給予一定的重視。測溫電纜線建議采用屏蔽 4 芯雙絞線，其中一對線接地線與信號線，另一組接 VCC 和地線，屏蔽層在源端單點接地。 北華航天工業(yè)學院畢業(yè)論文 13 第 4 章 Quarters II 軟件簡介 Quartus II 軟件 概況 QuartusII 是 Altera 公司的綜合性 PLD/FPGA 開發(fā)軟件，支持原理圖、 VHDL、VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設計輸入形式，內嵌的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整 PLD 設計流程。 QuartusII 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 TCL 腳本完成設計流程外，提供了完善的用戶圖形界面設計方式。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。 QuartusII 支 持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。對第三方 EDA 工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方 EDA 工具。 此外， QuartusII 通過和 DSP Builder 工具與 Matlab/Simulink 相結合，可以方便地實現(xiàn)各種 DSP 應用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。 Maxplus II 作為 Altera 的上一代 PLD 設計軟件，由于其出色的易用性而得到了廣泛的應用。目前 Altera 已經(jīng)停止了對 MaxplusII 的更新支持， QuartusII 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。 Altera 在 QuartusII 中包含了許多諸如SignalTapII、 Chip Editor 和 RTL Viewer 的設計輔助工具，集成了 SOPC 和 HardCopy 設計流程，并且繼承了 MaxplusII 友好的圖形界面及簡便的使用方法。 軟件界面簡介 啟動 QuartusⅡ ，單擊 開始按扭，在程序菜單中選擇 QuartusⅡ ，可以啟動QuartusⅡ 。其初始界面如圖 41 所示。新建工程方法如圖 42。 在圖 42 中的第一個空白處需添入新建工程工作目錄的路徑，為便于管理， Quartus II軟件要求每一個工程項目及其相關文件都統(tǒng)一存儲在單獨的文件夾中。第二個空白處需添入新建的工程名稱。第三個空白處需添入的是工程的頂層設計實體名稱，要求頂層設計實體名稱和新建的工程名稱保持一致。 北華航天工業(yè)學院畢業(yè)論文 14 圖 41 軟件啟動界面 圖 42 新建工程界面 QuartusII 的設計流程 QuartusII 軟件包括不同的設計輸入方法（原理圖、文本）、綜合仿真工具、時限分析工具、功率評估工具、 PLD 布局布線工具和產(chǎn)品驗證工具。 QuartusII 軟件允許在設計流程的每個階段使用 QuartusII 圖形用戶界面、 EDA 工具界面或命令行界面，用戶可以根據(jù)北華航天工業(yè)學院畢業(yè)論文 15 設計的需要選擇整個設計流程用一個界面完成還使用多個界面完成。 QuartusII 的設計流程如圖 43 所示。 圖 43 Quartus II 的設 計流程 將所設計的電路的邏輯功能按照開發(fā)系統(tǒng)要求的形式表達出來的過程稱為設計輸入。 設計輸入有如下三種方式： （ 1） 原理圖輸入方式 適用于對系統(tǒng)及各部分電路很熟悉的場合。 （ 2） 硬件描述語言輸入方式 硬件描述語言是用文本方式描述設計，硬件描述語言有 ABEL、 AHDL、 VHDL、 Verilog等，其中 VHDL 和 Verilog 已成為 IEEE 標準。 （ 3） 波形輸入方式 QuartusⅡ編譯器的主要任務是對設計項目進行檢查并完成邏輯綜合，同時將項目最終設計結果生成器件的下載文件。編譯開始前，可以先對工程的參數(shù)進行設置。全編譯的過程包括分析與綜合（ Analysis amp。 Synthesis）、適配（ Fitter）、編程（ Assembler）、時序分析 (Classical Timing Analysis) 。 選擇 QuartusⅡ主窗口 Process 菜單下 Start Compilation 命令，或者在主窗口的工具欄上直接點擊快捷按鈕可以進行全編譯。 分步編譯就是使用對應命令分步執(zhí)行對應的編譯環(huán)節(jié)，每完成一個編譯環(huán)節(jié)，生成一個對應的編譯報告。分步編譯跟全編譯一樣分為四步： 第一，分析與綜合（ Analysis amp。 Synthesis） ：設計文件進行分析和檢查輸入文件是否有錯誤，對應的菜單命令是 QuartusⅡ主窗口 Process 菜單下 Start\Start Analysis amp。 Synthesis，對應的快捷圖標是在主窗口的工具欄上的；第二，適配（ Fitter） ：在適配過程中，完成設計邏輯器件中的布局布線、選擇適當?shù)膬炔炕ミB路徑、引腳分配、邏輯元件分配等，對應的菜單命令是 QuartusⅡ主窗口 Process 菜單下 Start\Start Fitter ；（注：兩種編譯方式引腳分配有所區(qū)別 ）。第三，編程（ Assembler） ：產(chǎn)生多種 形式的器件編程映像文件 ，通過軟件下載到目標器件當中去，對應的菜單命令是 QuartusⅡ主窗口 Process菜單下 Start\Start Assemble；最后，時序分析 (Classical Timing Analyzer) ：計算給定設計與器件上的延時，完成設計分析的時序分析和所有邏輯的性能分析，菜單命令是 QuartusⅡ主窗口 Process 菜單下 Start\Start Classical Timing Analyzer 。完成以后，編譯報告窗口北華航天工業(yè)學院畢業(yè)論文 16 Compilation Report 會報告工程文件編譯的相關 信息，如編譯的頂層文件名、目標芯片的信號、引腳的數(shù)目等等。 圖 44 編譯界面 圖 45 編譯報告 建立仿真波形文件 :在主菜單中選擇 File/New 選項，在彈出的 New 對話框中選擇Vector Waveform File。在波形編輯方式下， 執(zhí)行 Edit 菜單中的 Insert Node or Bus 命令，或者在波形編輯器左邊 Name 列的空白處點擊鼠標右鍵，彈出的 Insert Nodeor Bus 對話框。點擊 Insert Nodeor Bus 對話框中的 Node Finder?按鈕，彈出 Node Finder 窗口，在此窗口中添加信號節(jié)點，之后就可以進行仿真了。 北華航天工業(yè)學院畢業(yè)論文 17 第 5 章 溫度控制器的 設計總流程 溫度控制器系統(tǒng)結構圖 圖 51 是本文所設計的溫度控制器的系統(tǒng)結構圖，首先溫度 信號 經(jīng)過 DS18B20 溫度傳感器被采集后輸出數(shù)字信號，將輸出的數(shù)字信號送入 FPGA 中對其進行處理（分為 三個部分），通過譯碼將輸入的二進制信號轉換為 10 進制信號顯示到數(shù)碼管中并且將輸入的二進制信號送入到比較器中與設定的閾值信號相比較，根據(jù)比較結果控制輸出電平的高低，達到控制外接元器件的作用。 圖 51溫度控制器系統(tǒng)結構圖 DS18B20 溫度采集模塊的驅動設計 如圖 52 為 FPGA 控制 DS18B20 進行溫度采集的 系統(tǒng) 流程圖。