【文章內(nèi)容簡(jiǎn)介】 成一個(gè)寫 0 時(shí)序，必須把數(shù)據(jù)線拉到低電平并持續(xù)保持至少 60us。所有的讀時(shí)序必須最少 60us，包括兩個(gè)讀周期間至少 1us 的恢復(fù)時(shí)間。當(dāng)總線控制器把數(shù)據(jù)線從高電平拉到低電平時(shí)，讀時(shí)序開(kāi)始，數(shù)據(jù)線必須至少保持 1us，然后總線被釋放。在總線控制器發(fā)出讀時(shí)序后，DS18B20 通過(guò)拉高或拉低總線上來(lái)傳輸 1 或 0、當(dāng)傳輸邏輯 0 結(jié)束后，總線將被釋放，通過(guò)上拉電阻回到上升沿狀態(tài)。從 DS18B20 輸出的數(shù)據(jù)等到時(shí)序的下降沿出現(xiàn)后 15us 內(nèi)有效。因此，總線控制器在讀時(shí)序開(kāi)始后必須停止把 I/O 腳驅(qū)動(dòng)為低電平 15us，以讀取 I/O 腳狀態(tài)。北華航天工業(yè)學(xué)院畢業(yè)論文11圖 35 DS18B20 讀寫時(shí)序圖 DS18B20 的工作原理 DS18B20 測(cè)溫原理如圖 36 所示。圖中低溫度系數(shù)晶振的振蕩頻率受溫度影響很小，用于產(chǎn)生固定頻率的脈沖信號(hào)送給計(jì)數(shù)器 1。高溫度系數(shù)晶振隨溫度變化其振蕩率明顯改變，所產(chǎn)生的信號(hào)作為計(jì)數(shù)器 2 的脈沖輸入。計(jì)數(shù)器 1 和溫度寄存器被預(yù)置在－55℃所對(duì)應(yīng)的一個(gè)基數(shù)值。計(jì)數(shù)器 1 對(duì)低溫度系數(shù)晶振產(chǎn)生的脈沖信號(hào)進(jìn)行減法計(jì)數(shù)，當(dāng)計(jì)數(shù)器 1 的預(yù)置值減到 0 時(shí)，溫度寄存器的值將加 1，計(jì)數(shù)器 1 的預(yù)置將重新被裝入，計(jì)數(shù)器 1 重 新開(kāi)始對(duì)低溫度系數(shù)晶振產(chǎn)生的脈沖信號(hào)進(jìn)行計(jì)數(shù)，如此循環(huán)直到計(jì)數(shù)器 2 計(jì)數(shù)到 0 時(shí)，停止溫度寄存器值的累加，此時(shí)溫度寄存器中的數(shù)值即為所測(cè)溫度。圖 36中的斜率累加器用于補(bǔ)償和修正測(cè)溫過(guò)程中的非線性，其輸出用于修正計(jì)數(shù)器 1 的預(yù)置值。圖 36 DS18B20 溫度測(cè)量原理圖北華航天工業(yè)學(xué)院畢業(yè)論文12 DS18B20 的性能特點(diǎn)（1）采用單總線專用技術(shù)，既可通過(guò)串行口線，也可通過(guò)其它 I/O 口線與微機(jī)接口，無(wú)須經(jīng)過(guò)其它變換電路，直接輸出被測(cè)溫度值（9 位二進(jìn)制數(shù)，含符號(hào)位） ；（2）測(cè)溫范圍為55℃——+155℃，測(cè)量分辨率為 ℃；（3）內(nèi)含 64 位經(jīng)過(guò)激光修正的只讀存儲(chǔ)器 ROM；（4）適配各種系統(tǒng)；（5）用戶可分別設(shè)定各路溫度的上、下限；（6）內(nèi)含寄生電源；（7）零待機(jī)功耗 ；（8）可通過(guò)數(shù)據(jù)線供電，電壓范圍為 ～；（9）負(fù)電壓特性，電源極性接反時(shí)，不會(huì)因發(fā)熱而燒毀，但不能正常工作。 DS18B20 使用過(guò)程中的注意事項(xiàng)DS1820 雖然具有測(cè)溫系統(tǒng)簡(jiǎn)單、測(cè)溫精度高、連接方便、占用口線少等優(yōu)點(diǎn)，但在實(shí)際應(yīng)用中也應(yīng)注意以下幾方面的問(wèn)題：（1） 小的硬件開(kāi)銷需要相對(duì)復(fù)雜的軟件進(jìn)行補(bǔ)償，由于 DS18B20 與微處理器間采用串行數(shù)據(jù)傳送，因此 ，在對(duì) DS18B20 進(jìn)行讀寫編程時(shí)，必須嚴(yán)格的保證讀寫時(shí)序，否則將無(wú)法讀取測(cè)溫結(jié)果。在使用 PL/M、C 等高級(jí)語(yǔ)言進(jìn)行系統(tǒng)程序設(shè)計(jì)時(shí)，對(duì) DS18B20 操作部分最好采用匯編語(yǔ)言實(shí)現(xiàn)。（2）在 DS18B20 的有關(guān)資料中均未提及單總線上所掛 DS18B20 數(shù)量問(wèn)題，容易使人誤認(rèn)為可以掛任意多個(gè) DS18B20，在實(shí)際應(yīng)用中并非如此。當(dāng)單總線上所掛DS18B20 超過(guò) 8 個(gè)時(shí)，就需要解決微處理器的總線驅(qū)動(dòng)問(wèn)題，這一點(diǎn)在進(jìn)行多點(diǎn)測(cè)溫系統(tǒng)設(shè)計(jì)時(shí) 要加以注意。（3）連接 DS18B20 的總線電纜是有長(zhǎng)度限制的。試驗(yàn)中，當(dāng)采用普通信號(hào)電纜傳輸長(zhǎng)度超過(guò) 50m 時(shí)，讀取的測(cè)溫?cái)?shù)據(jù)將發(fā)生錯(cuò)誤。當(dāng)將總線電纜改為雙絞線帶屏蔽電纜時(shí)，正常通訊距離可達(dá) 150m，當(dāng)采用每米絞合次數(shù)更多的雙絞線帶屏蔽電纜時(shí)，正常通訊距離進(jìn)一步加長(zhǎng)。這種情況主要是由總線分布電容使信號(hào)波形產(chǎn)生畸變?cè)斐傻?。因此，在?DS1820 進(jìn)行長(zhǎng)距離測(cè)溫系統(tǒng)設(shè)計(jì)時(shí)要充分考 慮總線分布電容和阻抗匹配問(wèn)題。（4）在 DS18B20 測(cè)溫程序設(shè)計(jì)中，向 DS18B20 發(fā)出溫度轉(zhuǎn)換命令后，程序總要等待 DS18B20 的返回信號(hào)，一旦某個(gè) DS18B20 接觸不好或斷線，當(dāng)程序讀該 DS18B20 時(shí)，將沒(méi)有返回信號(hào)，程序進(jìn)入死循環(huán)。這一點(diǎn)在進(jìn)行 DS18B20 硬件連接和軟件設(shè)計(jì)時(shí)也要給予一定的重視。測(cè)溫電纜線建議采用屏蔽 4 芯雙絞線，其中一對(duì)線接地線與信號(hào)線，北華航天工業(yè)學(xué)院畢業(yè)論文13另一組接 VCC 和地線，屏蔽層在源端單點(diǎn)接地。北華航天工業(yè)學(xué)院畢業(yè)論文14第 4 章 Quarters II 軟件簡(jiǎn)介 Quartus II 軟件概況QuartusII 是 Altera 公司的綜合性 PLD/FPGA 開(kāi)發(fā)軟件，支持原理圖、VHDL、VerilogHDL 以及 AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整 PLD 設(shè)計(jì)流程。 QuartusII 可以在 XP、Linux 以及 Unix 上使用，除了可以使用 TCL 腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。 QuartusII 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方 EDA 工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方 EDA 工具。 此外，QuartusII 通過(guò)和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實(shí)現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。 Maxplus II 作為 Altera 的上一代 PLD 設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前 Altera 已經(jīng)停止了對(duì) MaxplusII 的更新支持， QuartusII 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera 在 QuartusII 中包含了許多諸如SignalTapII、Chip Editor 和 RTL Viewer 的設(shè)計(jì)輔助工具，集成了 SOPC 和 HardCopy 設(shè)計(jì)流程，并且繼承了 MaxplusII 友好的圖形界面及簡(jiǎn)便的使用方法。 軟件界面簡(jiǎn)介啟動(dòng) QuartusⅡ ，單擊開(kāi)始按扭，在程序菜單中選擇 QuartusⅡ ，可以啟動(dòng)QuartusⅡ 。其初始界面如圖 41 所示。新建工程方法如圖 42。在圖 42 中的第一個(gè)空白處需添入新建工程工作目錄的路徑，為便于管理，Quartus II 軟件要求每一個(gè)工程項(xiàng)目及其相關(guān)文件都統(tǒng)一存儲(chǔ)在單獨(dú)的文件夾中。第二個(gè)空白處需添入新建的工程名稱。第三個(gè)空白處需添入的是工程的頂層設(shè)計(jì)實(shí)體名稱，要求頂層設(shè)計(jì)實(shí)體名稱和新建的工程名稱保持一致。北華航天工業(yè)學(xué)院畢業(yè)論文15圖 41 軟件啟動(dòng)界面圖 42 新建工程界面 QuartusII 的設(shè)計(jì)流程QuartusII 軟件包括不同的設(shè)計(jì)輸入方法（原理圖、文本） 、綜合仿真工具、時(shí)限分析工具、功率評(píng)估工具、PLD 布局布線工具和產(chǎn)品驗(yàn)證工具。 QuartusII 軟件允許在設(shè)計(jì)流程的每個(gè)階段使用 QuartusII 圖形用戶界面、EDA 工具界面或命令行界面，用戶可以北華航天工業(yè)學(xué)院畢業(yè)論文16根據(jù)設(shè)計(jì)的需要選擇整個(gè)設(shè)計(jì)流程用一個(gè)界面完成還使用多個(gè)界面完成。QuartusII 的設(shè)計(jì)流程如圖 43 所示。圖 43 Quartus II 的設(shè)計(jì)流程將所設(shè)計(jì)的電路的邏輯功能按照開(kāi)發(fā)系統(tǒng)要求的形式表達(dá)出來(lái)的過(guò)程稱為設(shè)計(jì)輸入。設(shè)計(jì)輸入有如下三種方式：（1）原理圖輸入方式適用于對(duì)系統(tǒng)及各部分電路很熟悉的場(chǎng)合。（2）硬件描述語(yǔ)言輸入方式硬件描述語(yǔ)言是用文本方式描述設(shè)計(jì)，硬件描述語(yǔ)言有ABEL、 AHDL、VHDL 、 Verilog 等，其中 VHDL 和 Verilog 已成為 IEEE 標(biāo)準(zhǔn)。（3）波形輸入方式QuartusⅡ 編譯器的主要任務(wù)是對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行檢查并完成邏輯綜合，同時(shí)將項(xiàng)目最終設(shè)計(jì)結(jié)果生成器件的下載文件。編譯開(kāi)始前，可以先對(duì)工程的參數(shù)進(jìn)行設(shè)置。全編譯的過(guò)程包括分析與綜合（Analysis amp。 Synthesis ） 、適配（Fitter） 、編程（Assembler） 、時(shí)序分析(Classical Timing Analysis) 。選擇 QuartusⅡ主窗口 Process 菜單下 Start Compilation 命令，或者在主窗口的工具欄上直接點(diǎn)擊快捷按鈕可以進(jìn)行全編譯。分步編譯就是使用對(duì)應(yīng)命令分步執(zhí)行對(duì)應(yīng)的編譯環(huán)節(jié)，每完成一個(gè)編譯環(huán)節(jié)，生成一個(gè)對(duì)應(yīng)的編譯報(bào)告。分步編譯跟全編譯一樣分為四步：第一，分析與綜合（Analysis amp。 Synthesis） ：設(shè)計(jì)文件進(jìn)行分析和檢查輸入文件是否有錯(cuò)誤，對(duì)應(yīng)的菜單命令是 QuartusⅡ主窗口 Process 菜單下 Start\Start Analysis amp。 Synthesis，對(duì)應(yīng)的快捷圖標(biāo)是在主窗口的工具欄上的；第二，適配（Fitter ） ：在適配過(guò)程中，完成設(shè)計(jì)邏輯器件中的布局布線、選擇適當(dāng)?shù)膬?nèi)部互連路徑、引腳分配、邏輯元件分配等，對(duì)應(yīng)的菜單命令是 QuartusⅡ主窗口 Process 菜單下 Start\Start Fitter ；（注：兩種編譯方式引腳分配有所區(qū)別 ） 。第三，編程（ Assembler） ：產(chǎn)生多種形式的器件編程映像文件 ，通過(guò)軟件下載到目標(biāo)器件當(dāng)中去，對(duì)應(yīng)的菜單命令是 QuartusⅡ主窗口Process 菜單下 Start\Start Assemble；最后，時(shí)序分析(Classical Timing Analyzer) ：計(jì)算給定設(shè)計(jì)與器件上的延時(shí)，完成設(shè)計(jì)分析的時(shí)序分析和所有邏輯的性能分析，菜單命令是 QuartusⅡ 主窗口 Process 菜單下 Start\Start Classical Timing Analyzer 。完成以后，編北華航天工業(yè)學(xué)院畢業(yè)論文17譯報(bào)告窗口 Compilation Report 會(huì)報(bào)告工程文件編譯的相關(guān)信息，如編譯的頂層文件名、目標(biāo)芯片的信號(hào)、引腳的數(shù)目等等。圖 44 編譯界面圖 45 編譯報(bào)告建立仿真波形文件:在主菜單中選擇 File/New 選項(xiàng)，在彈出的 New 對(duì)話框中選擇Vector Waveform File。在波形編輯方式下， 執(zhí)行 Edit 菜單中的 Insert Node or Bus 命令，或者在波形編輯器左邊 Name 列的空白處點(diǎn)擊鼠標(biāo)右鍵，彈出的 Insert Nodeor Bus 對(duì)話框。點(diǎn)擊 Insert Nodeor Bus 對(duì)話框中的 Node Finder…按鈕，彈出 Node Finder 窗口，在此窗口中添加信號(hào)節(jié)點(diǎn)，之后就可以進(jìn)行仿真了。北華航天工業(yè)學(xué)院畢業(yè)論文18第 5 章 溫度控制器的設(shè)計(jì)總流程 溫度控制器系統(tǒng)結(jié)構(gòu)圖 圖 51 是本文所設(shè)計(jì)的溫度控制器的系統(tǒng)結(jié)構(gòu)圖，首先溫度信號(hào)經(jīng)過(guò) DS18B20 溫度傳感器被采集后輸出數(shù)字信號(hào)，將輸出的數(shù)字信號(hào)送入 FPGA 中對(duì)其進(jìn)行處理（分為三個(gè)部分） ，通過(guò)譯碼將輸入的二進(jìn)制信號(hào)轉(zhuǎn)換為 10 進(jìn)制信號(hào)顯示到數(shù)碼管中并且將輸入的二進(jìn)制信號(hào)送入到比較器中與設(shè)定的閾值信號(hào)相比較，根據(jù)比較結(jié)果控制輸出電平的高低，達(dá)到控制外接元器件的作用。圖 51 溫度控制器系統(tǒng)結(jié)構(gòu)圖 DS18B20 溫度采集模塊的驅(qū)動(dòng)設(shè)計(jì)如圖 52 為 FPGA 控制 DS18B20 進(jìn)行溫度采集的系統(tǒng)流程圖。FPGA 需要完成 DS18B20 的初始化、讀取 DS18B20 的 48 位 ID 號(hào)、啟動(dòng) DS18B20溫度轉(zhuǎn)換、讀取溫度轉(zhuǎn)化結(jié)果。讀取 48 位 ID 號(hào)和讀取溫度轉(zhuǎn)換結(jié)果過(guò)程中，F(xiàn)PGA 還要實(shí)現(xiàn) CRC 校驗(yàn)碼的計(jì)算，保證通信數(shù)據(jù)的可靠性。 以上操作反復(fù)進(jìn)行，可以用狀態(tài)機(jī)來(lái)實(shí)現(xiàn)。狀態(tài)機(jī)的各種狀態(tài)如下： RESET1：對(duì) DS18B20 進(jìn)行第一次復(fù)位，然后進(jìn)入等待，等待 800μs 后，進(jìn)入下一狀態(tài)。 CMD33：對(duì) DS18B20 發(fā)出 033 命令，讀取 48 位 ID 值。 GET_ID：從 DS18B20 中讀取 48 位 ID 值。 RESET2：對(duì) DS18B20 進(jìn)行第二次復(fù)位，然后進(jìn)入 DELAY 狀態(tài)等待 800μs 后，進(jìn)入 CMDCC 狀態(tài)。 北華航天工業(yè)學(xué)院畢業(yè)論文19CMDCC：向 DS18B20 發(fā)出忽略 ROM 命令，為進(jìn)入下一狀態(tài)作準(zhǔn)備。 CMD44：向 DS18B20 發(fā)出啟動(dòng)溫度轉(zhuǎn)換命令，然后進(jìn)入等待， 900ms 后進(jìn)入下一狀態(tài)。 RESET3：對(duì) DS18B20 進(jìn)行第三次復(fù)位。 CMDCC2：向 DS18B20 發(fā)出忽略 ROM 命令，為了進(jìn)入下一狀態(tài)作準(zhǔn)備。 GET_TEMP：從 DS18B20 中讀取溫度測(cè)量數(shù)值。 DELAY：等待狀態(tài)。 WRITE_BIT：向 DS18B20 中寫入數(shù)據(jù)位狀態(tài)。 READ_BIT：從 DS18B20 中讀取數(shù)據(jù)位狀態(tài)。在該狀態(tài)中每讀取 1 位數(shù)據(jù)，同時(shí)完成該數(shù)據(jù)位的 CRC 校驗(yàn)計(jì)算。所有數(shù)據(jù)都讀取后，還要讀取 8 位 CRC 校驗(yàn)位。這 8 位校驗(yàn)位也經(jīng)過(guò) CRC 校驗(yàn)計(jì)算，如果通信沒(méi)有錯(cuò)誤，總的 CRC 校驗(yàn)結(jié)果應(yīng)該是 0。這時(shí)可將通信正確的數(shù)據(jù)保存到 id 和 temp_data 寄存器中。圖 52 溫度采集流程圖北華航天工業(yè)學(xué)院畢業(yè)論文20 FPGA 溫度顯示模塊的設(shè)計(jì)LED 有段碼和位碼之分，所謂段碼就是讓 LED 顯示出