【文章內(nèi)容簡介】 前仿真）；4）綜合、優(yōu)化和布局布線；5）布局布線后的仿真模擬；6）設(shè)計(jì)實(shí)現(xiàn)（下載到目標(biāo)器件）。VHDL描述數(shù)字電路系統(tǒng)設(shè)計(jì)的行為、輸入和輸出。它在語法上和現(xiàn)代編程語言相似，但是包含了許多和硬件有關(guān)系的結(jié)構(gòu)。VHDL將一個(gè)設(shè)計(jì)叫做一個(gè)實(shí)體Entity，并且將它分成外部可見部分（實(shí)體名連接）與內(nèi)部隱藏部分（實(shí)體算法實(shí)現(xiàn)）。如果定義了一個(gè)實(shí)體之后，其他實(shí)體可以利用這個(gè)實(shí)體，也可以另外開發(fā)一個(gè)實(shí)體庫。因此，內(nèi)部和外部的概念對系統(tǒng)設(shè)計(jì)的VHDL來說是很重要的。 VHDL的描述特點(diǎn)設(shè)計(jì)實(shí)體的邏輯的功能由VHDL結(jié)構(gòu)體具體描述。用戶可以用不同程度的語句類型與抽象形式來描述不一樣程度的設(shè)計(jì)。對于相同邏輯行為允許有不同的語句方式去表達(dá)。在VHDL結(jié)構(gòu)體中不同的描述方式或建模方法，可歸納為行為（Behavioral）級描述、數(shù)據(jù)流（Dataflow）級描述和結(jié)構(gòu)（Structural）級描述。 QUARTUSII簡介Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計(jì)、嵌入式軟件開發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開發(fā)平臺。 Quartus II設(shè)計(jì)流程： 設(shè)計(jì)輸入：完成期間的硬件描述，包括文本編輯器、塊與符號編輯器、MegaWizard插件管理器、約束編輯器和布局編輯器等工具； 綜合：包括分析和綜合器以、輔助工具和RTL查看器等工具； 布局連線：將設(shè)計(jì)綜合后的網(wǎng)表文件映射到實(shí)體器件的過程，包括Fitter工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具；時(shí)序分析； 仿真：Quartus II提供了功能仿真和時(shí)序仿真兩種工具； 器件編程與配置：包括四種編程模式，即被動(dòng)串行模式、JTAG模式、主動(dòng)串行模式和插座內(nèi)編程模式。使用New Project Wizard新建一個(gè)工程的過程： 、工程名以及最頂層的設(shè)計(jì)實(shí)體名，在默認(rèn)情況下，工程名與最頂層的設(shè)計(jì)實(shí)體名是相同的。 ，包括最頂層的設(shè)計(jì)實(shí)體文件以及一些額外的電路模塊描述文件或定制的功能庫。 ，具體芯片最好讓編譯器根據(jù)工程設(shè)計(jì)的實(shí)際情況自動(dòng)選擇。 ，包括設(shè)計(jì)輸入與綜合工具、仿真工具、時(shí)序分析工具等，默認(rèn)為Quartus II自帶的仿真器、綜合器以及時(shí)序分析器。 ，這時(shí)即可完成工程的創(chuàng)建。第三章 系統(tǒng)總體設(shè)計(jì)第三章 系統(tǒng)總體設(shè)計(jì)：根據(jù)要求使用FPGA設(shè)計(jì)微波爐控制器電路，能夠設(shè)置烹調(diào)時(shí)間并且具有顯示時(shí)間的功能。所以在硬件上就需要有電源供電、按鍵輸入、LED 數(shù)碼管顯示和指示燈提示等。下面是該系統(tǒng)總體框圖，如圖 所示：圖 該控制器系統(tǒng)在 EDA 實(shí)驗(yàn)箱上實(shí)現(xiàn)的外觀布局如圖 所示。6個(gè)按鍵組成的 3*3 矩陣鍵盤，每個(gè)按鍵代表的功能如圖所示，一共有2個(gè)LED燈作為狀態(tài)提示指示燈， 4 位 LED 數(shù)碼管顯示加熱倒計(jì)時(shí)。采用 Cyclone II芯片 EP2C35F672C8 作為控制芯片。在圖 中，各按鍵功能如下：：按下此鍵，系統(tǒng)會默認(rèn)設(shè)置加熱時(shí)間為5min，在4個(gè)數(shù)碼管上會顯示“0300”的信息，紅色LED指示燈燈亮起。：按下此鍵，在4個(gè)數(shù)碼管上會顯示“0300”的+60的信息，每按一次紅色LED指示燈亮一次。：按下此鍵，在4個(gè)數(shù)碼管上會顯示“0300”的—60的信息，每按一次紅色LED指示燈亮一次。：按下此鍵，系統(tǒng)進(jìn)入初始狀態(tài)，4個(gè)數(shù)碼管上會顯示“8888”的信息，所有 LED指示燈亮。：按下此鍵，系統(tǒng)進(jìn)入時(shí)間設(shè)置模式，此時(shí)可以進(jìn)行時(shí)間的設(shè)置，每按一次紅色LED指示燈亮一次。：按下此鍵，系統(tǒng)開始工作，在烹調(diào)的過程中4個(gè)數(shù)碼管上顯示的數(shù)字信息開始1/s的頻率開始倒計(jì)時(shí)，此時(shí)紅色LED指示燈常亮。再按一次系統(tǒng)暫停，可進(jìn)行設(shè)置操作，再開始工作。通過低火，中火，高火三個(gè)檔位選擇火力，選擇不同的檔位相應(yīng)的LED指示燈亮起。 系統(tǒng)外觀布局系統(tǒng)完成工作，4個(gè)數(shù)碼管上會顯示“0000”的信息，并且系統(tǒng)會發(fā)出轟鳴聲并且綠色LED指示燈常亮。. 系統(tǒng)功能模塊本系統(tǒng)主要由三部分組成，分別是輸入、控制和顯示。輸入部分的功能主要是完成用戶對控制功能的設(shè)置，本設(shè)計(jì)采用的是按鍵作為輸入設(shè)備，通過輸入控制信息到芯片實(shí)現(xiàn)功能?？刂撇糠质潜鞠到y(tǒng)的核心部分，它主要是接收用戶通過鍵盤的的輸入，完成相應(yīng)的控制邏輯功能，將完成的邏輯功能或工作狀態(tài)等信息送到顯示部分。顯示部分的功能主要是顯示系統(tǒng)工作狀態(tài)并提示用戶進(jìn)行控制操作。下面是該系統(tǒng)功能模塊圖，如圖 所示. 輸入部分輸入部分本設(shè)計(jì)采用的是鍵盤輸入設(shè)置，也就是由一個(gè) 3*3 矩陣鍵盤實(shí)現(xiàn)數(shù)據(jù)輸入控制。該矩陣鍵盤上包括了火力，時(shí)間，開始等一些按鍵。輸入模塊主要包括時(shí)鐘脈沖電路、消枓同步電路、鍵盤掃描電路和鍵盤譯碼電路，通過該模塊將掃描用戶輸入得到的按鍵信息送到控制模塊。. 控制部分本系統(tǒng)控制部分采用 FPGA 芯片作為主控核心，是整個(gè)微波爐控制器系統(tǒng)的核心，利用它來完成許多復(fù)雜的控制和數(shù)據(jù)處理任務(wù)。該芯片通過了輸入模塊提供的按鍵信息輸入實(shí)現(xiàn)數(shù)據(jù)信息裝載處理，并且將處理的最后結(jié)果理信息通過顯示模塊顯示出來。該部分包含了數(shù)據(jù)的裝載、狀態(tài)轉(zhuǎn)換控制、烹飪計(jì)時(shí)、火力控制等。. 顯示部分顯示部分主要采用的是4個(gè)七段數(shù)碼管和5個(gè)發(fā)光二極管來實(shí)現(xiàn)。本系統(tǒng)在采用數(shù)碼管顯示的同時(shí)，還用發(fā)光二極管作為輔助顯示，主要是因?yàn)閿?shù)碼管顯示信息較少，比如火力大小等一些信息用數(shù)碼管顯示不夠直觀且較麻煩，因此其中，用七段數(shù)碼管作為時(shí)間，用發(fā)光二極管作為狀態(tài)提示顯示。具體設(shè)計(jì)時(shí)，采用 4 位 LED 數(shù)碼管顯示加熱倒計(jì)時(shí)，5個(gè)狀態(tài)提示指示燈分別表示：低火、中火、高火、工作狀態(tài)、完成提示。本系統(tǒng)的總體電路圖如下圖所示，分別是一塊EP2C35F672C8控制芯片，控制著整個(gè)微波爐的功能；一個(gè)電源，給控制器提供電力；蜂鳴器，當(dāng)系統(tǒng)完成預(yù)置功能時(shí)會震動(dòng)；4位一體8位數(shù)碼管，顯示預(yù)置時(shí)間；5個(gè)發(fā)光二極管，提示系統(tǒng)操作功能；一個(gè)3*3矩陣按鍵，輸入預(yù)置信息到芯片；系統(tǒng)復(fù)位電路，對FPGA復(fù)位后，配置芯片的Bits流會通過JATG引腳被重新加載到片內(nèi)的RAM中；系統(tǒng)時(shí)鐘，負(fù)責(zé)計(jì)時(shí)的功能；本系統(tǒng)搭配了AS和JTAG兩種模式，系統(tǒng)調(diào)試階段將配置文件通過JTAG模式下載到FPGA芯片里面，可進(jìn)行多次的寫入調(diào)試，調(diào)試完成后將配置文件通過AS模式下載到EPCS內(nèi)，保存到FPGA芯片里面。 . 系統(tǒng)主要的工作流程本設(shè)計(jì)的微波爐控制器系統(tǒng)的工作流程為：，系統(tǒng)首先處于一種復(fù)位狀態(tài)，其各電路模塊均處于初始狀態(tài)。這個(gè)時(shí)候，4 個(gè)數(shù)碼管上會顯示“8888”的信息，所有指示燈亮。按下 TEST 鍵，4 個(gè)數(shù)碼管上會顯示“0000”的信息，紅色工作指示燈亮起。，首先通過鍵盤輸入數(shù)據(jù)，比如，按低火、中火、高火鍵選擇系統(tǒng)預(yù)置方案，然后按時(shí)間設(shè)置鍵設(shè)置時(shí)間，結(jié) 合+5min按鍵進(jìn)行時(shí)間設(shè)置，設(shè)置結(jié)束以后，表示數(shù)據(jù)裝載完成，按START 鍵后系統(tǒng)進(jìn)入烹調(diào)狀態(tài)。在烹飪過程中，可以按暫停/開始鍵暫停烹飪，或者重新設(shè)置時(shí)間、火力。烹飪結(jié)束后，系統(tǒng)會發(fā)出轟鳴聲，綠色指示燈常亮。同時(shí)，系統(tǒng)自動(dòng)進(jìn)入復(fù)位狀態(tài)。系統(tǒng)工作流程圖，如圖 所示：第四章 系統(tǒng)詳細(xì)設(shè)計(jì)4..1 微波爐控制器輸入部分通過對該鍵盤輸入模塊進(jìn)行完整設(shè)計(jì)，下面是該輸入模塊實(shí)現(xiàn)的組成原理圖：其中，CLK 為系統(tǒng)時(shí)鐘脈沖，KEY_IN[3..0]為按鍵輸入， DATA[15..0]為按鍵輸入譯碼后的輸出值，它為控制模塊提供數(shù)據(jù)輸入。. 控制部分設(shè)計(jì)根據(jù)該微波爐控制器的功能設(shè)計(jì)要求，本系統(tǒng)可由以下4個(gè)模塊組成：① 狀態(tài)控制器KZQ；② 數(shù)據(jù)裝載器ZZQ；③ 烹調(diào)計(jì)時(shí)器JSQ；④ 顯示譯碼器YMQ47。 微波爐控制器WBLKZQ的內(nèi)部組成原理圖(1) 狀態(tài)控制器KZQ的功能是控制微波爐工作過程中的狀態(tài)轉(zhuǎn)換，并發(fā)出有關(guān)控制信息；輸入信號為CLK、TEST、START、SET_T、RESET和DONE，輸出信號為LD_DONE、LD_CLK、LD_8888和COOK信號。 (2) 數(shù)據(jù)裝載器ZZQ的功能是根據(jù)KZQ發(fā)出的控制信號選擇定時(shí)時(shí)間和烹調(diào)完成信息的裝入。 (3) 計(jì)時(shí)器JSQ的功能是負(fù)責(zé)烹調(diào)過程中的時(shí)間遞減計(jì)數(shù)，并提供烹調(diào)完成時(shí)的狀態(tài)信號供KZQ產(chǎn)生烹調(diào)完成信號。(4) 顯示譯碼器YMQ47的功能就是負(fù)責(zé)將各種顯示信息的BCD轉(zhuǎn)換成七段數(shù)碼管顯示的驅(qū)動(dòng)信息編碼。需要譯碼的信息有：數(shù)字0～9，字母d、o、n、E。 狀態(tài)控制器KZQ的設(shè)計(jì)狀態(tài)控制器KZQ的功能是控制微波爐工作過程中的狀態(tài)轉(zhuǎn)換，并發(fā)出有關(guān)控制信息，因此我們可用一個(gè)狀態(tài)機(jī)來實(shí)現(xiàn)它。經(jīng)過對微波爐工作過程中的狀態(tài)轉(zhuǎn)換條件及輸出信號進(jìn)行分析，我們可得到其輸入、。 KZQ的輸入、輸出端口圖 數(shù)據(jù)裝載器ZZQ的設(shè)計(jì)ZZQ的輸入、根據(jù)其應(yīng)完成的邏輯功能，它本質(zhì)上就是一個(gè)三選一數(shù)據(jù)選擇器。本設(shè)計(jì)采用一個(gè)進(jìn)程來完成，但由于三個(gè)被選擇的數(shù)據(jù)只有一個(gè)來自輸入端口，因此另兩個(gè)被選擇的數(shù)據(jù)則通過在進(jìn)程的說明部分定義兩個(gè)常數(shù)來產(chǎn)生。 ZZQ 電路符號 烹調(diào)計(jì)時(shí)器JSQ的設(shè)計(jì)烹調(diào)計(jì)時(shí)器JSQ為減數(shù)計(jì)數(shù)器，其最大計(jì)時(shí)時(shí)間為59:59。因此我們可用兩個(gè)減計(jì)數(shù)十進(jìn)制計(jì)數(shù)器DCNT10和兩個(gè)減計(jì)數(shù)六進(jìn)制計(jì)數(shù)器DCNT6級聯(lián)構(gòu)成。 JSQ 的內(nèi)部組成原理 顯示部分設(shè)計(jì)本顯示譯碼器YMQ47不但要對數(shù)字0～9進(jìn)行顯示譯碼，還要對字母d、o、n、E進(jìn)行顯示譯碼， YMQ47的譯碼對照表 KZQ 仿真圖觀察可以看到，當(dāng)測試信號 TEST 為高電平有效時(shí)，測試輸出信號 LD_TEST 為高電平；否則，當(dāng)時(shí)間設(shè)置信號 SET_T 為高電平時(shí)，對應(yīng)的指示