eda基于vhdl的24進(jìn)制計(jì)數(shù)器課程設(shè)計(jì)(編輯修改稿)
2025-07-12 14:24 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 end end assign RCO = ((Q==439。b1001)amp。EN)?1:0。 endmodule module XS7D(DIN,DOUT)。 input [3:0]DIN。 output [6:0]DOUT。 reg [6:0] DOUT。 always @(DIN) begin case(DIN) 0:DOUT = 739。b1000000。 1:DOUT = 739。b1111001。 2:DOUT = 739。b0100100。 3:DOUT = 739。b0110000。 4:DOUT = 739。b0011001。 5:DOUT = 739。b0010010。 6:DOUT = 739。b0000010。 7:DOUT = 739。b1111000。 8:DOUT = 739。b0000000。 9:DOUT = 739。b0010000。 endcase end endmodule module COUNT24(QL,QH,CLK,RRCO)。 output [6:0] QL,QH。 output RRCO。 input CLK。 wire
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1