【文章內(nèi)容簡介】 Seg6 Distance Scan0 Scan1 Scan2 Scan3 哈爾濱遠東理工學(xué)院 6 顯示模塊包含一個 3 進制計數(shù)器 Cnt，位選 Scan[0:3]，四位 Data 轉(zhuǎn)換，七段數(shù)碼管譯碼器 Seg[0:6]，如圖 所示。當(dāng)系統(tǒng)復(fù)位時，數(shù)碼管一起顯示 0。開始計費時，計費為 03，計程為 00。具體程序代碼詳見附錄。 三、控制模塊 控制模塊如圖 所示： 圖 控制模塊 控制模塊部分用于計程計費模塊的結(jié)合和銜接。如圖 所示，總輸入有 Clk， Start，Pause,Stop,總輸出有 Scan[0:3]和 Seg[0:7],中間由信號 Money1 和 Distance1 連接。具體程序代碼見附錄 top 部分。 該模塊將計費 數(shù)據(jù)、計程數(shù)據(jù)動態(tài)選擇輸出。其中計費數(shù)據(jù)送入顯示譯碼模塊進行譯碼，最后送至十元、元為單位對應(yīng)的數(shù)碼管上顯示，最大顯示為 99 元；計程數(shù)據(jù)送入顯示譯碼模塊進行譯碼，最后送至以公里為單位的數(shù)碼管上顯示，最大顯示為 99 公里。 Clk Start Pause Stop Scan[0:3] Seg[0:6] Money1 Distance1 哈爾濱遠東理工學(xué)院 7 第四部分 仿真結(jié)果與分析 一、計程計費模塊仿真 圖 計程計費模塊仿真結(jié)果 該模塊的任務(wù)是當(dāng) Start 產(chǎn)生一個高脈沖后，計程計費開始，脈沖輸入，進行計程計費，3 公里內(nèi)為 3 元， 3 公里后，每公里 2 元。當(dāng)暫停信號 (Pause)為 1 時，計程停止，按每 20秒 1 元計費，當(dāng)停止信號 (Stop)時為 1 時，計程計費清零。如圖 所示。 二、總體仿真 圖 總體仿真結(jié)果 總體仿真如圖 所示，當(dāng) Start 產(chǎn)生一個高脈沖后，計程計費開始， clk 為基本輸入時鐘即基本車速， Clk1kHz 為數(shù)碼管位掃描脈沖，即配合 Scan 對計程計費各位逐位顯示。Seg[6:0]即為數(shù)碼管顯示編碼，根據(jù)計程計費模塊數(shù)據(jù)進行顯示。具體程序代碼見附錄程序Display 部分。 哈爾濱遠東理工學(xué)院 8 第五部分 硬件調(diào)試 一、引腳鎖定 做硬件驗證之前需要清楚實驗板上各鍵與各信號的鏈接情況，參照資料得出本設(shè)計中各引腳的對應(yīng)情況，如圖 所示： 圖 引腳鎖定表 二、 硬件驗證情況 做好引腳鎖定后，連接線路后， 打開硬件箱的電源，數(shù)碼管有正確的數(shù)字顯示， 鏈接硬件箱與計算機開始驗證。 操作運行實驗結(jié)果完全符合要求。通過仿真驗證表明，本文所設(shè)計的出租車計價器能夠正常地顯示行駛的里程數(shù)和乘客應(yīng)付的費用，符合預(yù)定的計費標(biāo)準(zhǔn)和功能要求，如圖 所示： 哈爾濱遠東理工學(xué)院 9 a. 5 公里時 計費 7 元 b. 6 公里時 計費 9 元 c. 7 公里時 計費 11 元 d. 9 公里時 計費 15 元 圖 實驗箱實踐結(jié)果 哈爾濱遠東理工學(xué)院 10 總結(jié) 短短一個月的 EDA 課程設(shè)計已經(jīng)接近尾聲了，我們從挑選課設(shè)題目，查閱資料，到研究出總體設(shè)計，詳細(xì)設(shè)計，然后分工合作，再到最后的編程上機調(diào)試，修改程序，完善程序，收獲頗 多。出租車計費器系統(tǒng)的設(shè)計已全部完成，能按預(yù)期的效果進行模擬汽車啟動，停止、暫停等功能，并設(shè)計動態(tài)掃描電路顯示車費數(shù)目。車暫停時停止計費。若停止清零，等待下一次計費的開始。出租車計費系統(tǒng)設(shè)計中體現(xiàn)了 VHDL 覆蓋面廣，描述能力強，是一個多層次的硬件描述語言及 FPGA 器件速度快，使用方便，便于修改等特點。本設(shè)計由于時間有限和經(jīng)驗的欠缺，不足之處還望老師予以指正。 在這一段時間里我們再次熟悉和增強了對 VHDL 語言的基本知識，熟悉利用 VHDL語言對常用的的組合邏輯電路和時序邏輯電路編程，把編程和實際結(jié)合起來。 VHDL 硬件描述語言打破了硬件和軟件設(shè)計人員之間互不干涉的界限，可以使用語言的形式來進行數(shù)字系統(tǒng)的硬件結(jié)構(gòu)、行為的描述，直接設(shè)計數(shù)字電路硬件系統(tǒng)。通過編程、下載后，該芯片已經(jīng)具備了原來需要使用復(fù)雜的數(shù)字電路實現(xiàn)的功能；更加了解和加深了對編制和調(diào)試程序的技巧，進一步提高了上機動手能力，培養(yǎng)了使用設(shè)計綜合電路的能力，養(yǎng)成了提供文檔資料的習(xí)慣和規(guī)范編程的思想。 本次的課程設(shè)計將各個單一的模塊實現(xiàn)其功能后，學(xué)會通過原理圖或頂層文件把各模塊連接，從而實現(xiàn)對出租車自動計費。課設(shè)注重的不僅是把理論知識鞏固，而且應(yīng)把理論和實際相 結(jié)合，把知識應(yīng)用到生活中。在課設(shè)過程中，遇到了不少問題，數(shù)碼管無法正常顯示，計費不按要求等。通過的對源代碼的修改，發(fā)現(xiàn)了一些易忽略的細(xì)節(jié)。課設(shè)考驗的是思維邏輯能力，對知識的靈活應(yīng)用，當(dāng)然，合作精神是不可或缺的。課設(shè)時間不長，要在短時間內(nèi)完成絕不是個人力量能達到的，要學(xué)會集眾人之精華，還要善于利用已有的工具為自己服務(wù)，開拓思維。 在設(shè)計程序時，不能妄想一次就將整個程序設(shè)計好，反復(fù)修改、不斷改進是程序設(shè)計的必經(jīng)之路；要養(yǎng)成注釋程序的好習(xí)慣，一個程序的完美與否不僅僅是實現(xiàn)功能，而應(yīng)該讓人一看就能明白你的思路，這樣也為資料的保存和交流提供了方便；在設(shè)計課程過程中遇到問題是很正常的，但應(yīng)該將每次遇到的問題記錄下來，并分析清楚，以免下次再碰到同樣的問題。課程設(shè)計結(jié)束了，但是從中學(xué)到的知識會讓我受益終身。發(fā)現(xiàn)、提出、分析、解決問題和實踐能力的提高都會受益于我在以后的學(xué)習(xí)、工作和生活中。 哈爾濱遠東理工學(xué)院 11 致謝 EDA 課程設(shè)計是我們專業(yè)課程知識綜合應(yīng)用的實踐訓(xùn)練 ，著是我們邁向社會，從事職業(yè)工作前一個必不少的過程．我今天認(rèn)真的進行課程設(shè)計，學(xué)會腳踏實地邁開這一步，就是為明天能穩(wěn)健地在社會大潮中奔跑打下堅實的基礎(chǔ)． 通過這次設(shè)計，我們在多方面都有所提高。同時各科相關(guān)的課程都有了全面的復(fù)習(xí)，獨立思考的能力也有了提高。在這次設(shè)計過程中，體現(xiàn)出自己單獨設(shè)計模具的能力以及綜合運用知識的能力，體會了學(xué)以致用、突出自己勞動成果的喜悅心情，從中發(fā)現(xiàn)自己平時學(xué)習(xí)的不足和薄弱環(huán)節(jié)，從而加以彌補。 不經(jīng)意間 ,這段時間的課程設(shè)計已經(jīng)接近尾聲。在這次設(shè)計中，我學(xué)到了在設(shè)計這種思維很嚴(yán)密的報告 中一定要按照老師給的要求和步驟一步一步的走下去。自己在動手之前一定要先有一個總體的設(shè)計，總的框架圖，這樣在設(shè)計中不至于手忙腳亂的或者丟三落四。 在此感謝我們的老師 .，老師嚴(yán)謹(jǐn)細(xì)致、一絲不茍的作風(fēng)一直是我工作、學(xué)習(xí)中的榜樣；老師循循善誘的教導(dǎo)和不拘一格的思路給予我無盡的啟迪。在此感謝對我?guī)椭^的同學(xué)們，謝謝你們對我的幫助和支持，讓我感受到同學(xué)的友誼。這次設(shè)計的每個細(xì)節(jié)和每個數(shù)據(jù)，都離不開老師您的細(xì)心指導(dǎo)。而您開朗的個性和寬容的態(tài)度，幫助我能夠很順利的完成了這次課程設(shè)計。 哈爾濱遠東理工學(xué)院 12 參考文獻 1) 《 EDA 技術(shù)與 VHDL》 潘松 黃繼業(yè) 編著 清華大學(xué)出版社 2) 《 EDA 實用技術(shù)》 宋嘉玉 孫麗霞 編著 人民郵電出版社 3) 《 VHDL 電路設(shè)計實用技術(shù)》 齊洪喜 陸穎 編著 清華大學(xué)出版社 4) 《 EDA