eda技術(shù)課程設計-基于vhdl的出租車計價器的設計(編輯修改稿)
2024-12-23 22:31 本頁面
【文章內(nèi)容簡介】 HDL 覆蓋面廣，描述能力強，是一個多層次的硬件描述語言及 CPLD 器件速度快，使用方便，便于修改等特點，本設計在實用方面具有一定的價值。 在本次設計中還存在很多不足，可以改進的地方目前有以下幾點 : 一、該設計雖然實現(xiàn)了基本的計費和計程，但是很多問題并沒有解決，如本設計只實了一種車速的計費。若要實現(xiàn)出租車的不同檔位下的計程計費，還需要進一步討論。 二、該設計智能化水平較低，啟動、等待、復位等信號需要人為輸入，若在實際中出現(xiàn)操作偏差，會導致計費不準確。 通過此次課程設計，我們更進一步的深入了解 了 VHDL 設計語言，并在使用過程中對它有了更深的體會。對編程過程中可能遇到的問題有了一定的了解和解決方法，在理論學習和編程練習以及硬件測試方面都獲得了較大的收獲，對于今后進行程序設計有很大的幫助。期間要感謝我的老師的悉心指導以及同學們的大力幫助。在此次設計過程中確實遇到了很多困難，但是再大的困難只要有勇氣去征服它，那就不是什么困難了。 此外，通過本次課程設計，我還有了一定的對學習上的體會，知識的真實魅力其實是在于它因為應用于實踐中而產(chǎn)生的實際的生產(chǎn)價值，或者說是給人們帶來的巨大的方便，因為它有用了所以我們學 起來會更有動力，更能往深里去研究。 《 EDA技術(shù)》課程設計 8 參考文獻 [1] Volei A. Pedroni ， VHDL 數(shù)字電路設計教程，電子工業(yè)出版社， 2020 [2] 蔣小燕，余偉鈞，張立臣， EDA技術(shù)及 VHDL [3] 鮑可進，趙念強，趙不賄等，數(shù)字邏輯電路設計，清華大學出版社， 2020 [4] 王道憲，賀名臣，劉偉， VHDL 電路設計技術(shù)，國防工業(yè)出版社， 2020 [5] 黃仁欣， EDA技術(shù)實用教程，清華大學出版社， 2020 [6] 徐向民，數(shù)字系統(tǒng)設計及 VHDL 實踐，機械工業(yè)出版社， 2020 《 EDA技術(shù)》課程設計 9 附錄（程序源代碼） library ieee。 use 。 use 。 use 。 entity taxi is port( 輸入時鐘 clk:in std_logic。 計價器啟動 start:in std_logic。 等待信號 wait_signal:in std_logic。 公里脈沖信號 mile:in std_logic。 單程鍵 one_way:in std_logic。 復位鍵 rst:in std_logic。 計費輸出 cost0,cost1,cost2,cost3:out std_logic_vector(3 downto 0)。 等待時間輸出 min0,min1:out std_logic_vector(3 downto 0)。 行駛公里輸出 km0,km1:out std_logic_vector(3 downto 0))。 end。 architecture bhv of taxi is 延遲信號 signal mile_r1,mile_r2,mile_clk,start_r,clk1hz:std_logic。 分頻器 signal count:integer range 0 to 29。 《 EDA技術(shù)》課程設計 10 signal sec:integer range 0 to 59。 計費寄存器 signal c0,c1,c2,c3:std_logic_vector(3 downto 0)。 公里 /等待時間寄存器 signal k0,k1,m0,m1:std_logic_vector(3 downto 0)。 路程大于 3 公里，使能有效 signal en0 : std_logic。 單程且大于 20 公里，使能有效 signal en1 : std_logic。 等待時間， 1 脈沖 /分鐘 signal wait_clk :std_logic。 計費時鐘 signal cost_clk : std_logic。 begin 輸出顯示 min0=m0。 min1=m1。 km0=k0。 km1=k1。 cost0=c0。 cost1=c1。 cost2=c2。 cost3=c3。
畢業(yè)設計相關(guān)推薦
鄂ICP備17016276號-1