【文章內容簡介】 性，可以實現(xiàn)算法的并行運算，在當今研究的也比較多。 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 4 頁 共 35 頁 2 DSP技術 DSP芯片發(fā)展 數字信號處理 (Digital Signal Processing)是利用專用處理器或計算機，以數字的形式對信號進行采樣、變換、濾波、增強、壓縮、識別、分析、合成、變換處理，提取有用的信息，得到符合人們要求的信號形式，進行有效的傳輸與應用。數字信號處理 器 (Digital Signal Processor，簡稱 DSP)是一種處理數字信號的專用微處理器，主要應用于實時快速地實現(xiàn)各種信號的數字處理算法。它在結構上針對數字信號處理的特點進行了改進和優(yōu)化，并增加了特殊指令專門用于數字處理，因而處理速度更快，效率更高。 自 20 世紀 70 年代末 80 年代初 DSP 芯片誕生以來， DSP芯片得到飛速發(fā)展。最初僅在信號處理領域內應用，近年來隨著半導體技術的發(fā)展，其高速運算能力使很多復雜的控制算法和功能得以實現(xiàn)，同時將實時處理能力和控制器的外設功能集于一身，在控制領域內也得 到很好的應用。目前 DSP 芯片的價格越來越低，性能價格比日益提高，具有巨大的應用潛力。經過十幾年的發(fā)展， DSP 器件在高速度、可編程、小型化、低功耗等方面都有了長足的發(fā)展，單片 DSP 芯片最快每秒可完成 16 億次 (1600MIPS，每秒 1600 兆次指令 )的運算，目前，市場占有率最大的是 TI 公司的 TMS320 系列 DSP芯片。 DSP芯片基本結構 TMS320 系列 DSP芯片的基本結構主要包括 :哈佛結構、多總線結構、流水線操作、專用的硬件乘法器、特殊的 DSP 指令、快速的指令周期。 （ 1）哈佛結構 哈佛結構主要特點是程序存儲器和數據存儲器相互獨立，每個存儲器獨立編址、獨立訪問，取指令和取操作數可同時進行，程序空間和數據空間之間可相互傳送數據 。系統(tǒng)中設置了程序總線和數據總線兩條總線，使數據的吞吐率提高一倍。由于程序和數據存儲器在分開的兩個空間里，取指令和執(zhí)行能完全重疊運行，提高了指令執(zhí)行速度。 （ 2）多總線結構 DSP 芯片都采用多總線結構，可同時進行取指令和多個數據存取操作，并由輔助寄存器自動增減地址進行尋址，使 CPU 在一個機器周期內可多次對程序空間和數據空間進行訪問，大大提高了 DSP 運行速度。 TMS320C55X 系列內部有 P, C, D, E 等 4組總線，每組總線中有地址總線和數據總線，這樣在一個機器周期內可以完成如下操作 : 1)從程序存儲器中取一條指令 2)從數據存儲器讀兩個操作數 3)向數據存儲器寫一個操作數 （ 3）流水線操作 (Pipeline) 流水線操作原理 :將指令分成幾個子操作，每個子操作由不同的操作階段完成。TMS320 系列流水線深度從 2 到 6 級不等， TMS320C5510 有 6級的流水線， TMS320C6000系列有 8 級流水線。流水線結構使得取指令、譯碼、取操作數、執(zhí)行幾個操作可以獨立進行，不同 指令的不同階段在時間上的執(zhí)行能完全重疊。 （ 4）專用的硬件乘法器 DSP 芯片都配有專用的硬件乘法一累加器，即用專門的硬件來實現(xiàn)單周期乘法，并用累加器寄存器來處理多個乘積的累加，可在一個周期內完成一次數據乘加操作，如北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 5 頁 共 35 頁 矩陣運算、 FIR 和 IIR 濾波、 FFT 變換等專用信號處理。 （ 5）特殊的 DSP指令 為滿足數字信號處理的需要，在 DSP 的指令系統(tǒng)中，設計了一些完成特殊功能的指令用來完成專門的數字信號處理操作。如 TMS320C55X 中的 FIRS 和 LMS 指令，專門用于系數對稱的 FIR 濾波器和 LMS 算法。 為實現(xiàn) FFT、卷積等運算，當前的 DSP大多在指令系統(tǒng)中設置了循環(huán)尋址 (Circular addressing)、位碼倒置 (bitreversed)指令和其他特殊指令，使得在進行這些運算時，尋址、排序及計算速度有了很大的提高。 （ 6）快速的指令周期 采用哈佛結構、流水線操作、專用的硬件乘法器、特殊指令及集成電路優(yōu)化設計，使指令周期可在 20ns 以下。 TMS320C55X 的運算速度可達 1OOMIPS，即 100百萬條 /秒。 DSP系統(tǒng)構成 下圖所示即是一個典型的 DSP 系統(tǒng)。圖中輸入信號可以是各種形式，如 麥克風輸出的語音信號或電話線出來的己調數據信號或數碼相機拍攝的圖像信號等。 圖 典型的 DSP 系統(tǒng)框圖 其中，輸入信號應先經帶限濾波和抽樣處理，再進行 A/D 變換，將輸入信號變換成數字比特流。根據奈奎斯特抽樣定理，為保證信息的不丟失，抽樣頻率應該不小于輸入信號最高頻率的 2 倍，一般取 4 到 6 倍。在本設計中，所使用的抽樣頻率為 5 倍的截止頻率。 DSP 芯片的輸入是經 A/D 變換后得到的以抽樣形式表示的數字信號， DSP 芯片對輸入的數字信號進行某種形式的處理，如進行一系列的乘法累加操作 (MAC)等。數字處理是該 DSP 系統(tǒng)的關 鍵，這與其他系統(tǒng)有很大的不同。最后，經過處理后的數字樣值再經 D/A 變換轉換為模擬信號樣值，之后再進行內插和平滑濾波處理就可得到連續(xù)的模擬信號。 上面給出的 DSP 系統(tǒng)只是一個典型模型，并不是所有的 DSP 系統(tǒng)都必須具有模型中的所有部件，應根據具體要求來變化。 本設計中用到的北京精儀達盛有限公司的 DSP 實驗箱的實驗板上有 A/D , D/A 轉換芯片，相當于模型系統(tǒng)中的中間三個部件。在不是自行設計 DSP 系統(tǒng)的情況下，可以先不考慮硬件方面的設計。另外，有些輸入信號本身就是數字信號，如 CD(Compact Disk)，就 可以沒有模數變換這個過程。 DSP系統(tǒng)設計過程 在設計 DSP 系統(tǒng)之前，應根據應用要求確定系統(tǒng)的性能指標、信號處理的要求，對系統(tǒng)進行任務劃分 。然后用 C 等高級語言或者 MATLAB ,SystemView 等開發(fā)工具模擬所選定的對數字信號進行處理的算法，此處的輸入數據是實際信號經采集而獲得的，常以計算機文件的形式存儲為數據文件。有些算法模擬時所用的輸入數據并不一定為抗混疊濾波器 A/D轉換 DSP芯片 D/A轉換 低通濾波器 輸入 輸出 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 6 頁 共 35 頁 實際采集的信號數據，只要能夠驗證算法的可行性，輸入模擬假設的數據也可以。 然后根據系統(tǒng)運算量大小、對精度要求、系統(tǒng)成本及體積、功耗等要求選擇合適的 DSP芯片及其他組件 。再接著進行硬件設計和調試，即根據選定的原件建立原理圖、制作 PCB 板、器件安裝及加電調試 。同時，用 DSP 匯編語言或者高級 C語言或二者相嵌套法生成可執(zhí)行程序，用 DSP 仿真器或者軟件模擬器調試程序。 最后，將軟件加載到硬件系統(tǒng)中運行，用 DSP 仿真器等來測試檢查所開發(fā)系統(tǒng)的運行能否符合實時要求，或將軟件脫離開發(fā)系統(tǒng)直接在應用系統(tǒng)上運行。 TMS320C55X概述 TMS320C55x 是 TI 公司在 TMS320VC54x 的基礎上發(fā)展起來的并能與 TMS320VC54x兼容的一個系列。 TMS320CSSx 通過增加功能單元，增強了 DSP 的運算能力，而且性能更好，功耗更低，是目前 TMS320 家族中最省電的芯片。這些特性使其更適合在數據速率高，運算量大又要求低功耗的 3G無線通信中應用。 CPU結構 C55X 的 CPU是并行結構，具有強大的運算功能，可在一個指令周期中高速完成多項算術運算。主要由以下幾部分構成 : (1) 40bit 算術邏輯運算單元 ALU:它是 C55X 的大腦，對各種數據進行運算，實現(xiàn)各種功能。還有處理溢出的功能，也可以進行布爾運算或者把這個 40位的 ALU 看作為兩個 16 位的 ALU，同時執(zhí)行兩個 16位的操作。 (2) 2 個 40bit 累加器 A, B:累加器 A 和 B 存儲來自 ALU 或乘法器 /加法器單元的輸出數據，也能輸出到 ALU 或者乘法器 /累加器中。每個累加器可以分為低字位 (bit 1 sbit0)、高位字 (bit31bit 16)和保護位 (bit39bit32)。 (3)桶形移位寄存器 :它在 ALU 運算以前，對來自數據存貯器的操作數或者累 加器進行定標，或對累加器的值進行算術邏輯移位和歸一化處理，或對在累加器的值將要存貯到存貯器之前進行定標?？蓪斎霐祿M行 Obit31 bit 的左移和 Obit16bit 的右移。 (4)乘法器 /加法器單元 :由 17bitx 17bit 的乘法器、 40bit 的加法器、帶符號 /無符號輸入控制、小數控制、零檢測器、舍入器 (二進制補碼 )、溢出 /飽和邏輯和 16bit的暫存器組成。 (5)比較、選擇和存貯單元 CSSU:完成累加器的高位字和低位字間的最大值比較，并存貯在數據存貯器中，不改變狀態(tài)寄存器 STO 中的 測試 /控制位和傳送寄存器 TRN 的值。還可利用優(yōu)化的片內硬件促進 Viterbi 型蝶形運算。 (6)指數編碼器 :為支持單周期指數運算指令 (EXP)的專用硬件，累加器中的值以二進制補碼形式在 T 寄存器中存貯，范圍為 8bit31bit。 (7) CPU 狀態(tài)和控制寄存器 :C55X 有三個，狀態(tài)寄存器 STO、狀態(tài)寄存器 ST1 和處理器工作方式狀態(tài)寄存器 PMST，都是存貯器映像寄存器。 STO 反映了尋址要求和計算中間運行狀態(tài)， STl 反映了尋址要求、計算的初始設置、 I/O及中斷控制， PMST 反映了處理器工作狀態(tài)。 C55X 有 8條 16bit 的總線，即 : 4條地址總線 (PAB , CAB , DAB , EAB):傳送執(zhí)行指令所需地址。 3條數據總線 ((CB, DB, EB):連接內部各單元，即連接 CPU、程序地址產生邏輯、數據地址產生邏輯、片內外設和數據存儲器。其中 CB, DB 傳送讀自數據存貯器的數，EB 傳送寫到存貯器的數。 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 7 頁 共 35 頁 1條程序總線 ((PB):從程序存儲器裝載指令碼和立即數。 內部存貯器 C55X 共有 192K 字的尋址空間，分為大小都是 64K 字 3個獨立的可選擇空間 :程序存儲空間、數據存儲空間和 vo空間，分別用來存放要執(zhí)行的指令和系數表、指令所用數據、連接存貯器映像外圍設備。在任一個存貯空間中， RAM, ROM, EPROM, EEPROM或存貯器映像外圍設備，都可駐留在片內或片外。 C55X 片內存貯器為隨機存儲器 (RAM)和只讀存儲器 (ROM), RAM 一般映射到數據空間，但也可組成程序空間 。ROM 一般構成程序空間，也可部分安排到數據空間。 RAM 又分為單尋址 RAM(SARAM)和雙尋址 RAM(DARAM)，在同一個周期內， CPU可以對 DARAM 進行讀和寫操作 ，但對 SARAM 只能進行一次讀或寫操作。 C55X 并行結構和內部 RAM 的雙尋址能力，使 CPU 在任一給定的機器周期內同時進行包括 1 次取指、 2 次操作數和 1次寫操作數的 4次存儲器操作。 3 FIR數字濾波器理論及基于 MATLAB的設計仿真 數字濾波器分類 數字濾波器總的說可以分為兩大類，一類為經典濾波器，一類為現(xiàn)代濾波器。經典濾波器，即輸入信號中有效的信號和干擾信號成分各自占有不同的頻帶，通過一個合適的選頻濾波器達到把干擾信號有效濾除的目的。但如果有效信號和干擾信號頻帶相互重疊，則經典濾波器將無效?，F(xiàn)代濾波 器，主要是從含有噪聲的數據記錄 (又稱為時間序列 )中估計出信號的某些特征或信號本身?，F(xiàn)代濾波器把信號和噪聲都視為隨機信號，利用它們的統(tǒng)計特征 (如自相關函數、功率譜等 )推導出一套最佳的估值算法，然后用硬件或軟件予以實現(xiàn)。主要有維納濾波器、卡爾曼濾波器、自適應濾波器、線性預測濾波器等最佳濾波器。 數字濾波器還可從頻率響應特性 (濾波功能 )、結構形式、實現(xiàn)方法等來分類。根頻率響應特性，可分為低通、高通、帶通、帶阻四種類型 。根據構成方式和實現(xiàn)方法，可分為遞歸式和非遞歸式 。根據單位沖激響應 h(n)的長度可分為有限沖激響應 濾波器FIR 和無限沖激響應濾波器 IIR。 而 FIR 濾波器它具有總是穩(wěn)定、有嚴格精確的線性相位、可以設計任意幅度頻率特性或多通帶 (多阻帶 )濾波器、硬件比較容易實現(xiàn)且方法靈活等優(yōu)點，是 IIR 濾波器無法比擬的。因此，它在高保真的信號處理，如數字音頻、圖像處理、數據傳輸、生物醫(yī)學等領域得到廣泛應用。 FIR數字濾波器的結構 FIR 濾波器的單位脈沖響應 h(n)是一個有限長序列，其傳遞函數 H(z)一般為 : ??? ?? 10 )()( Nn nznhzH 式（ 31） 對應的差分方程為 )()( 10 inxbzy Ni i ?? ?