基于vhdl的數(shù)字頻率計(jì)的的設(shè)計(jì)論文-閱讀頁(yè)
2025-07-11 12:26本頁(yè)面
【正文】 E ART OF BCD7 IS BEGIN LED=0111111 WHEN BCD=0000 ELSE 對(duì)照七段字形顯示譯碼器真值表 0000110 WHEN BCD=0001 ELSE 1011011 WHEN BCD=0010 ELSE 1001111 WHEN BCD=0011 ELSE 1100110 WHEN BCD=0100 ELSE 1101101 WHEN BCD=0101 ELSE 1111101 WHEN BCD=0110 ELSE 0000111 WHEN BCD=0111 ELSE 1111111 WHEN BCD=1000 ELSE 1101111 WHEN BCD=1001 ELSE 0000000。 程序主要講述了七段譯碼器的顯示問題，對(duì)應(yīng)的給出了信號(hào)輸入過程中七段譯碼器的各種顯示。USE 。 QA,QB,QC,QD: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。頻率計(jì)數(shù)輸出END。 COMPONENT BCD7 元件BCD7引用說明語(yǔ)句 PORT(BCD: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 END COMPONENT。EVENT AND LOCK=39。)THEN 檢測(cè)時(shí)鐘上升沿 QAL=QA。 QCL=QC。 END IF。 U0: BCD7 PORT MAP(QAL,LEDA)。 元件引用例示 U2: BCD7 PORT MAP(QCL,LEDC)。 元件引用例示END ART。 頂層電路的VHDL源程序LIBRARY IEEE。ENTITY PINLVJI IS PORT(F_IN,CLK: IN STD_LOGIC。 Z1,Z2,Z3,Z4: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。ARCHITECTURE ART OF PINLVJI IS SIGNAL ENS,LOCKS,CLRS: STD_LOGIC。COMPONENT CTRL 元件CTRL引用說明語(yǔ)句 PORT(CLK: IN STD_LOGIC。END COMPONENT。 QA,QB,QC,QD: OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。COMPONENT LOCK 元件LOCK引用說明語(yǔ)句 PORT(LOCK: IN STD_LOGIC。 LEDA,LEDB,LEDC,LEDD: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 BEGIN ENT=ENS。 CLRT=CLRS。 元件引用例示 U2:COUNT PORT MAP(F_IN,ENS,CLRS,QAS,QBS,QCS,QDS)。 元件引用例示 END ART。 待測(cè)信號(hào)脈沖計(jì)數(shù)電路模塊的仿真 十進(jìn)制加法計(jì)數(shù)器的仿真 十進(jìn)制加法計(jì)數(shù)器的仿真圖 ，它詳細(xì)的給出了計(jì)數(shù)輸出信號(hào)與計(jì)數(shù)允許信號(hào)和清零信號(hào)之間的關(guān)系，能清楚的理解當(dāng)CLR為0時(shí)，輸出為0；在EN為1選通有效后，則開始計(jì)數(shù)。 鎖存與譯碼顯示控制電路模塊的仿真 譯碼顯示電路的仿真 譯碼顯示電路的仿真圖 ，它直接用圖形詮釋了程序中語(yǔ)句的意思，讓人一目了然，更簡(jiǎn)單的了解了模塊的作用。 數(shù)字頻率計(jì)系統(tǒng)的仿真 數(shù)字頻率計(jì)系統(tǒng)的仿真，它系統(tǒng)的體現(xiàn)了所設(shè)計(jì)的頻率計(jì)的作用。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠滿足本次設(shè)計(jì)的要求，并且具有測(cè)量誤差小，可靠性高的優(yōu)點(diǎn)。EDA課程設(shè)計(jì)就要結(jié)束了，這次課程設(shè)計(jì)歷時(shí)近一個(gè)星期，通過這一個(gè)星期的學(xué)習(xí)，發(fā)現(xiàn)了自己的很多不足，發(fā)現(xiàn)了很多知識(shí)上的漏洞。這次課程設(shè)計(jì)讓我學(xué)到了很多，不僅是鞏固了先前學(xué)的EDA技術(shù)的理論知識(shí)，而且也培養(yǎng)了我的動(dòng)手能力，更令我的創(chuàng)造性思維得到拓展。在這個(gè)過程中，我也曾經(jīng)因?yàn)閷?shí)踐經(jīng)驗(yàn)的缺乏失落過，也曾經(jīng)仿真成功而熱情高漲。此次設(shè)計(jì)我們就深深地體會(huì)到了，由于編程的時(shí)候沒有做到足夠的細(xì)心，導(dǎo)致一串代碼弄混了。最終在調(diào)試的時(shí)候，就出現(xiàn)了問題。這也讓我真正的明白了，科學(xué)的嚴(yán)謹(jǐn)性，它不允許出半點(diǎn)差錯(cuò)，否則后果會(huì)是比較麻煩的。對(duì)我而言，知識(shí)上的收獲重要，精神上的豐收更加可喜。我們每一個(gè)人永遠(yuǎn)不能滿足于現(xiàn)有的成就，人生就像在爬山，一座山峰的后面還有更高的山峰在等著你。這次課程設(shè)計(jì)必將成為我人生旅途上一個(gè)非常美好的回憶！參考文獻(xiàn)：[1] 曹昕燕 周鳳臣 聶春燕 編著.《EDA技術(shù)試驗(yàn)與課程設(shè)計(jì)》.[M].北京：清華大學(xué)出版社 ，[2] 徐志軍 王金明 尹廷輝 徐光輝 蘇勇 編著.《EDA技術(shù)與VHDL設(shè)計(jì)》. [M].北京：電子工業(yè)出版社，[3] 劉欲曉 方強(qiáng) 黃宛寧 等編著.《EDA技術(shù)與VHDL電路開發(fā)應(yīng)用實(shí)踐》.[M].北京：電子工業(yè)出版社，[4] 朱正偉 主編.《EDA技術(shù)及應(yīng)用》[M].北京：清華大學(xué)出版社，[5] 潘松 黃繼業(yè) 編著.《EDA技術(shù)與VHDL(第2版)》[M]. 北京：清華大學(xué)出版社，[6] 趙明富 劉文進(jìn) 主編.《EDA技術(shù)基礎(chǔ)》[M].北京：北京大學(xué)出版社，[7] 柳春鋒 主編.《電子設(shè)計(jì)自動(dòng)化（EDA）教程》[M]. 北京：北京理工大學(xué)出版社，[8] 潘松 黃繼業(yè) 編著.《EDA技術(shù)實(shí)用教程》[M].北京：科學(xué)出版社，2005[9] 趙明富 主編.《EDA技術(shù)與實(shí)踐》[M].北京：清華大學(xué)出版社，[10] 鄒彥 等編著.《EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)》[M].北京：電子工業(yè)出版社，
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1