集成電路設計基礎ch(1)-閱讀頁
2025-01-22 01:54本頁面
【正文】 。 Al柵 MOS工藝缺點 ? 制造源 、 漏極與制造柵極采用兩次掩膜步驟不容易對齊 。 若對不齊 ，彩色圖象就很難看 。 Al柵 MOS工藝的柵極位錯問題 圖 鋁柵重疊設計 ? 柵極做得長，同 S、 D重疊一部分 圖 鋁柵重疊設計的缺點 l CGS、 CGD都增大了 。 克服 Al柵 MOS工藝缺點的根本方法 將兩次 MASK步驟合為一次 。 這種方法被稱為 自對準技術 。 ? 多晶硅 Polysilicon， 原是絕緣體 ， 經(jīng)過重擴散 ， 增加了載流子 ， 可以變?yōu)閷w ， 用作電極和電極引線 。 先利用光阻膠保護 ， 刻出柵極 ， 再以多晶硅為掩膜 ， 刻出 S， D區(qū)域 。 經(jīng)過 擴散 ， 雜質不僅進入硅中 ， 形成了 S和 D， 還進入多晶硅 ， 使它成為導電的柵極和柵極引線 。 l 無需重疊設計 ， 減小了柵極尺寸 ， 漏 、 源極尺寸也可以減小 ， 即減小了晶體管尺寸 ，提高了速度 ， 增加了集成度 。 NMOS工藝 由于電子的遷移率 ?e大于空穴的遷移率 ?h，即有 ?e??h, 因而 ， N溝道 FET的速度將比P溝道 FET快 。 所以 , 直到 1972年突破了那些難關以后 , MOS工藝才進入了 NMOS時代 。這樣，在漏極電壓作用下，源區(qū)電子沿導電溝道行進到漏區(qū)，產(chǎn)生自漏極流向源極的電流。 ENMOS工作原理圖 ENMOS 工作原理圖 VgsVt， Vds=0V VgsVt， VdsVgsVt VgsVt， VdsVgsVt 圖 不同電壓情況下 ENMOS的溝道變化 NMOS工藝流程 圖 NMOS工藝的基本流程 表 NMOS的掩膜和典型工藝流程 M a sk 確定對象 工藝流程 出發(fā)點 P 型摻雜硅晶圓 ( ? = 7 5 2 0 0 mm ) ，生長 1 ? m 厚 氧化層 , 涂感光膠 ( P h o t o r e si st ) 1 有源區(qū) 紫外曝光使透光處光膠聚合 , 去除未聚合處 ( 有源區(qū) ) 光膠 , 刻蝕 ( e c h i n g ) 氧化層 , 薄氧化層 ( t h i n o x ) 形成 , 沉淀多晶硅層 , 涂感光膠 2 離子注入?yún)^(qū) 曝光 , 除未聚合光膠 , 耗盡型 N M O S 有源區(qū)離子注入 , 沉淀多晶硅層 , 涂感光膠 3 多晶硅線條圖形 曝光 , 除未聚合光膠 , 多晶硅刻蝕 , 去除無多晶硅覆蓋的薄氧化層，以多晶硅為掩膜進行 n 擴 散，漏源區(qū)相對于柵結構自對準，再生長 厚 氧化層 , 涂感光膠 4 接觸孔窗口( C o n t a c t s c u t ) 曝光 , 除未聚合光膠 , 接觸孔刻蝕 , 淀積金屬層 , 涂感光膠 5 金屬層線條圖形 曝光 , 除未聚合光膠 , 金屬層刻蝕 , 鈍化玻璃層形成 , 涂感光膠 6 焊盤窗口( B o n d i n g p a d s) 曝光 , 除未聚合光膠 , 鈍化玻璃層刻蝕 圖 NMOS反相器電路圖和芯片剖面示意圖 S D D S CMOS工藝 ? 進入 80年代以來 ， CMOS IC以其近乎零的靜態(tài)功耗而顯示出優(yōu)于 NMOS， 而更適于制造 VLSI電路 ， 加上工藝技術的發(fā)展 ， 致使 CMOS技術成為當前 VLSI電路中應用最廣泛的技術 。 BiCMOS工藝 BiCMOS工藝技術大致可以分為兩類：分別是 以CMOS工藝為基礎 的 BiCMOS工藝和 以雙極工藝為基礎 的B i C M O S工藝 。 影響 BiCMOS器件性能的主要部分是雙極部分 ，因此以雙極工藝為基礎的 BiCMOS工藝用
法律信息相關推薦
鄂ICP備17016276號-1