集成電路設(shè)計基礎(chǔ)ch(1)-文庫吧資料
2025-01-13 01:54本頁面
【正文】 +N+P+P+P+N M O SP M O SP S U BN 阱N+圖 N阱 CMOS芯片剖面示意圖 圖 雙阱 CMOS工藝 （ 1） （ 2） （ 3） （ 4） P阱注入 N阱注入 襯底準(zhǔn)備 光刻 P阱 去光刻膠 ,生長 SiO2 （ 5） （ 6） （ 7） （ 8） 生長 Si3N4 有源區(qū) 場區(qū)注入 形成厚氧 多晶硅淀積 （ 9） （ 10） （ 11） （ 12） N+注入 P+注入 表面生長SiO2薄膜 接觸孔光刻 （ 13） 淀積鋁形成鋁連線 ? CMOS的主要優(yōu)點是集成密度高而功耗低 ，工作頻率隨著工藝技術(shù)的改進(jìn)已接近 TTL電路 ， 但驅(qū)動能力尚不如雙極型器件 ， 所以近來又出現(xiàn)了在 IC內(nèi)部邏輯部分采用 CMOS技術(shù) ， 而 I/O緩沖及驅(qū)動部分使用雙極型技術(shù)的一種稱為 BiCMOS的工藝技術(shù) 。改變柵極電壓，控制導(dǎo)電溝道的導(dǎo)電能力，使漏極電流發(fā)生變化。 了解 NMOS工藝的意義 目前 CMOS工藝已在 VLSI設(shè)計中占有壓倒一切的優(yōu)勢 . 但了解 NMOS工藝仍具有幾方面的意義 : ? CMOS工藝是在 PMOS和 NMOS工藝的基礎(chǔ)上發(fā)展起來的 . ? 從 NMOS工藝開始討論對于學(xué)習(xí) CMOS工藝起到循序漸進(jìn)的作用 . ? NMOS電路技術(shù)和設(shè)計方法可以相當(dāng)方便地移植到CMOS VLSI的設(shè)計 . ? GaAs邏輯電路的形式和眾多電路的設(shè)計方法與NMOS工藝基本相同 . 增強(qiáng)型和耗盡性 MOSFET (Enhancement mode and depletion mode MOSFET) FET（ Field Effect Transisitor） ? 按襯底材料區(qū)分有 Si, GaAs, InP ? 按場形成結(jié)構(gòu)區(qū)分有 J/MOS/MES ? 按載流子類型區(qū)分有 P/N ? 按溝道形成方式區(qū)分有 E/D E/DNMOS和 EPMOS的電路符號 NM OSE n h
法律信息相關(guān)推薦
鄂ICP備17016276號-1