集成電路設(shè)計(jì)上機(jī)實(shí)驗(yàn)報(bào)告集成電路上機(jī)參考模版-閱讀頁(yè)
2025-04-07 12:40本頁(yè)面
【正文】 S=39。 PD=39。 M=1.ENDS* Main circuit: Module0XDFFC_1 N4 N3 N16 Q2 N16 Gnd Vdd DFFCXDFFC_2 N4 CP N3 Q1 N3 Gnd Vdd DFFCXDFFC_3 N4 N16 N6 Q3 N6 Gnd Vdd DFFCXDFFC_4 N4 N6 N1 Q4 N1 Gnd Vdd DFFCv1 Vdd Gnd v2 N4 Gnd v3 CP Gnd pulse( 0 1n 1n 5n 10n)* End of main circuit: Module0 波形截圖 版圖繪制 版圖截圖 小結(jié)異步二進(jìn)制加法計(jì)數(shù)器的工作特點(diǎn)是：高位觸發(fā)器在低一位觸發(fā)器的輸出信號(hào)Q出現(xiàn)下降沿的時(shí)候翻轉(zhuǎn)；第二部分 簡(jiǎn)單模擬放大電路設(shè)計(jì)簡(jiǎn)述設(shè)計(jì)的電路的功能。你可以去找一些集成電路看一下，第一級(jí)基本上都是差分放大。當(dāng)外信號(hào)加到兩輸入端子之間，使兩個(gè)輸入信號(hào)ViVi2的大小相等、極性相反時(shí)，稱為差模輸入狀態(tài)。(1)對(duì)差模輸入信號(hào)的放大作用當(dāng)差模信號(hào)Vid輸入(共模信號(hào)Vic=0)時(shí)，差放兩輸入端信號(hào)大小相等、極性相反，即Vi1=－Vi2=Vid/2,因此差動(dòng)對(duì)管電流增量的大小相等、極性相反，導(dǎo)致兩輸出端對(duì)地的電壓增量， 即差模輸出電壓VodVod2大小相等、極性相反，此時(shí)雙端輸出電壓Vo=Vod1－Vod2=2Vod1=Vod,可見，差放能有效地放大差模輸入信號(hào)。(2)對(duì)共模輸入信號(hào)的抑制作用當(dāng)共模信號(hào)Vic輸入(差模信號(hào)Vid=0)時(shí)，差放兩輸入端信號(hào)大小相等、極性相同，即Vi1=vI2=Vic,因此差動(dòng)對(duì)管電流增量的大小相等、極性相同，導(dǎo)致兩輸出端對(duì)地的電壓增量， 即差模輸出電壓VocVoc2大小相等、極性相同，此時(shí)雙端輸出電壓Vo=Voc1－Voc2=0,可見，差放對(duì)共模輸入信號(hào)具有很強(qiáng)的抑制能力。此外，在電路對(duì)稱的條件下，差放具有很強(qiáng)的抑制零點(diǎn)漂移及抑制噪聲與干擾的能力。 越大電路的性能也就愈好。Tspice、仿真 參數(shù)設(shè)置*netlistbyWin32WrittenApr201620:24:28.tran100mC:\ProgramEDA\TSpicetranv(B)l=1u*probingprobefilename=C:\ProgramEDA\TSpiceprobesdbfile=E:\+MainModule0M1BN5L=2uAD=66pAS=66pM2AN5L=2uAD=66pAS=66pM3N2GndL=2uAD=66pAS=66pM4N1N3L=10uAD=66pAS=66pN3N1PMOSW=22uPD=24uPS=24uv6GndN3v8GndBsin*ofcircuit:版圖繪制（1）、生成設(shè)計(jì)電路圖。（2）、輸出EDIF或TPR的網(wǎng)表。（3）、啟動(dòng)LEDIT。這需要通過在New File的對(duì)話框 Copy TDB setup from file 項(xiàng)中輸入你的單元庫(kù)文件名，從而將單元庫(kù)的工藝設(shè)置信息傳遞給設(shè)計(jì)文件（即版圖文件）。（5）、選擇ToolsSPRSetup。（此名必須和標(biāo)準(zhǔn)單元的電源、地的端口名稱一致）。此步會(huì)讀入網(wǎng)表并且用網(wǎng)表的信息初始化以下的設(shè)置對(duì)話框。（8）、選擇ToolsSPRPlace and Route。（9）、點(diǎn)擊Run 按鈕。此原理圖與仿真的原理圖不同的地方在于要加上電源、地以及輸入、輸出PAD，并且去掉信號(hào)源。LEDIT支持EDIF200,EDIF level 0,關(guān)鍵詞Level 0,顯示網(wǎng)表類型。用FileNew生成你的設(shè)計(jì)文件（即版圖文件）。（4）、用FileSave 儲(chǔ)存設(shè)計(jì)文件。出現(xiàn)SPR Setup對(duì)話框，指定標(biāo)準(zhǔn)單元庫(kù)文件名和網(wǎng)表文件，電源、地節(jié)點(diǎn)及在電路圖中所用的端口名。（6）、 點(diǎn)擊Initialize Setup按鈕。（7）、點(diǎn)擊 Core Setup, Padframe Setup和 Pad Route Setup 的按鈕。設(shè)置適當(dāng)?shù)膮?shù)。繪制過程中的截圖小結(jié)：對(duì)于設(shè)計(jì)的版圖是否能夠達(dá)到優(yōu)異的性能，需要通過提取版圖上的寄生參數(shù)，對(duì)含有版圖寄生參數(shù)的電路進(jìn)行仿真才能知道，很多時(shí)候版圖上錯(cuò)誤的走線，布圖方法會(huì)導(dǎo)致致命的錯(cuò)誤。 對(duì)于CMOS與非門版圖設(shè)計(jì)，需要進(jìn)行以下仿真：給CMOS與非門的輸入以不同的階越信號(hào)的輸入，觀察CMOS與非門的輸出信號(hào)的變化。這次實(shí)驗(yàn)完成后，我在做整個(gè)比較器設(shè)計(jì)的時(shí)候，我再次對(duì)這次設(shè)計(jì)的與非門進(jìn)行了一些修改，主要是優(yōu)化了面積，改善了輸入輸出端的位置，使我能在布局比較器的時(shí)候更方便。第四部分 課程總結(jié)通過本次課程設(shè)計(jì)，使我對(duì)集成設(shè)計(jì)的基本流程有了進(jìn)一步的了解，操作、動(dòng)手能力方面也得到了很大的提高，熟悉并掌握了軟件的基本操作。并在過程中進(jìn)一步提高自身的創(chuàng)作、創(chuàng)新水平，扎實(shí)基礎(chǔ)，擴(kuò)展所學(xué)。最主要的是知識(shí)面要廣，手頭可查閱的資料要多及具備一定的自我學(xué)習(xí)能力才行。在這次最大的收獲還是提高自己的動(dòng)手能力，完全有自己完成電路圖到版圖的設(shè)計(jì)以及最后的驗(yàn)證，熟悉整了個(gè)操作過程。27
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1