【正文】 樂曲演奏電路的設(shè)計方案 。 從目前的 EDA 技術(shù)來看，其特點(diǎn)是應(yīng)用廣泛、使用普及、軟件功能強(qiáng)大。單片機(jī)是基于指令工作的， 單片機(jī)的時鐘驅(qū)動著程序一步步的執(zhí)行 。 6 圖 2 樂曲演奏電路原理框圖 通過方案一、二的比較，可以看出方案一的設(shè)計使用的分立元件電路較多，因此會 使電路調(diào)試?yán)щy度增加，且電路的不穩(wěn)定性也會隨之增加；而采用 FPGA芯片實(shí)現(xiàn)該電路，在整體性上較方案一好， 在信號的處理和整個系統(tǒng)的控制中 ,方案二也 能大大縮減電路的體積 ,提高電路的穩(wěn)定性 并且 系統(tǒng)的調(diào)試周期 也能 大大縮短 。程序設(shè)計思想為： 用頻電路產(chǎn)生不同頻率方波； 利用計數(shù)器實(shí)現(xiàn) speaker 信號頻率選擇，某一頻率持續(xù)時間長短，各頻率間間隔大小。其原理框圖如圖 2。外圍電源使用 +5V 電源供電，時鐘由 12MHz 的晶振產(chǎn)生，通過按鍵的狀態(tài)來檢測樂曲演奏的狀態(tài)，中央處理器由 AT89S52 單片機(jī)來完成，樂曲演奏狀態(tài)由七段數(shù)碼管來模擬。按照圖 1 樂譜，設(shè)計相應(yīng)電路控制speaker 信號的方波頻率，某一頻率持續(xù)時間長短，各頻率間間隔大小，就可以推動蜂鳴器演奏樂曲。 Altera Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境 , 由于其強(qiáng)大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。目前 Altera 已經(jīng)停止了對 Maxplus II 的更新支持， Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。 此外， Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實(shí)現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。 Quartus II支持 Altera的 IP核，包含了 LPM/MegaFunction宏功能模塊庫，4 使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。這種將設(shè)計實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點(diǎn) Quartus II 簡介 Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl 腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項工程設(shè)計，或稱設(shè)計實(shí)體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。 VHSIC 是 Very High Speed Integrated Circuit 的縮寫，是 20 世紀(jì)80 年代在美國國防部的資助下始創(chuàng)的，并最終導(dǎo)致了 VHDL 語言的出現(xiàn)。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM編程多片 FPGA；串行模式可以采用串行 PROM編程 FPGA；外設(shè)模式可以將 FPGA 作為 微處理器的外設(shè)，由微處理器對其編程。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、PROM 編程器即可。加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進(jìn)行編程。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 4） FPGA 是 ASIC 電路中設(shè)計周期 最短、開發(fā)費(fèi)用最低、風(fēng)險最小的器件之一。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和 內(nèi)部連線（ Interconnect）三個部分。 FPGA 簡介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 EDA 技術(shù)就是以計算機(jī)為工具，設(shè)計者在 EDA 軟件平臺上，用硬件描述語言 HDL 完成設(shè)計文件，然后由計算機(jī)自動地完成邏輯編 譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 下面對樂曲演奏電路的設(shè)計與實(shí)現(xiàn) 中 涉及的 EDA 技術(shù)，以及 EDA 技術(shù)中常用的 開發(fā)器件 CPLD／ FPGA 可編程邏輯 器 件，開發(fā)語言 VHDL 以及開發(fā) 軟件 QuartusⅡ 作簡單介紹。 本文應(yīng)用 VHDL 硬件描述語言，設(shè)計一個樂曲硬件演奏電路，它能將一首預(yù)先設(shè)置存儲好的樂曲自動播放出來，除此之外，也能夠通過按鍵的方式輸入音符，使其具備簡易電子琴的功能。利用 EDA 開發(fā)平臺，采用可編程邏輯器件 CPLD／ FPGA 使硬件的功能可通過編程來實(shí)現(xiàn)，這種新的基于芯片的設(shè)計方法能夠使設(shè)計者有更多機(jī)會充分發(fā)揮創(chuàng)造性思維，實(shí)現(xiàn)多種復(fù)雜數(shù)字邏輯系統(tǒng)的功能，將原來由電路板設(shè)計完成的工作放到芯片的設(shè)計中進(jìn)行，減少了連線和體積，提高了集成度，降低了干擾，大大減輕了電路設(shè)計和 PCB 設(shè)計的工作量和難度，增強(qiáng)了設(shè)計的靈活性，有效地提高了工作效率，增加了系統(tǒng)的可靠性和穩(wěn)定性，提高了技術(shù)指標(biāo) 。 同時，利用 可編程邏輯器件和 EDA 技術(shù) 使 設(shè)計方法發(fā)生了質(zhì)的變化。1 第一章 緒論 引言 隨著電子技術(shù)的飛速發(fā)展，微電子技術(shù)的進(jìn)步主要表現(xiàn)在大規(guī)模集成電路加工技術(shù)即半導(dǎo)體工藝技術(shù)的發(fā)展上，使得表征半導(dǎo)體的工藝水平的線寬已經(jīng)達(dá)到了 60nm，并在不斷地縮小，面在硅片單位面積上，集成了更多的晶體管。集成電路設(shè)計正在不斷地向超大規(guī)模，極低功耗和超高速的方向發(fā)展，電子產(chǎn)品的功能越來越強(qiáng)大，體積越來越小，功耗越來越低。把以前 “ 電路設(shè)計 +硬件搭試 +調(diào)試焊接 ” 轉(zhuǎn)化為 “ 功能設(shè)計 +軟件模擬 +仿真下載 ” 。 這些技術(shù)使得各種電子產(chǎn)品迅速的進(jìn)入了我們的生活，我們處在一個被電子產(chǎn)品深度包圍的時代，在一個普通老百姓的家 里，衣食住行，每一個產(chǎn)品的誕生都離不開 EDA 技術(shù)，從彩色電視機(jī)，到智能冰箱，到全自動洗衣機(jī)，電飯煲，到微波爐，電磁爐，電子琴，再到個人隨身用的手機(jī)， MP3 音樂播放器都需要 EDA技術(shù)提供支持。通過此項研究，能夠深切的體會利用 EDA 工具開發(fā)的優(yōu)越性，在此基礎(chǔ)上，對樂曲硬件演奏電路功能進(jìn)行豐富，具體一定的社會實(shí)用性。 2 EDA 簡介 EDA 是電子設(shè)計自動化（ ElectrONic Design AUTOMATION）的縮寫，在 20世紀(jì) 90 年代初從計算機(jī)輔助設(shè)計（ CAD）、計算機(jī)輔助制造（ CAM）、計算機(jī)輔助測試（ CAT）和計算機(jī)輔助工程（ CAE）的概念發(fā)展而來的。 EDA 技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計的效率和可操作性，減輕了設(shè)計者的勞動強(qiáng)度。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA 的基本特點(diǎn)主要有 1）采用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。目前 FPGA 的品種很多，有 XILINX 的 XC 系列、 TI公司的 TPC 系列、 ALTERA 公司的 FIEX 系列等。用戶可以根據(jù)不同的配置模式，采用不同的3 編程方式。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用。當(dāng)需要修改 FPGA 功能時，只需換一片 EPROM 即可。因此， FPGA 的使用非常靈活。 VHDL 語言簡介 VHDL 的英文全名是 VHSIC Hardware Description Language(VHSIC 硬件描述語言 )。 1987 年底， VHDL 被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機(jī)高級語言。在對一個設(shè)計實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實(shí)體。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué) 易用等特點(diǎn)。對第三方 EDA 工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方 EDA 工具。 QuartusII 圖標(biāo) Maxplus II 作為 Altera 的上一代 PLD 設(shè)計軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。Altera 在 Quartus II 中包含了許多諸如 SignalTap II、 Chip Editor 和 RTL Viewer的設(shè)計輔助工具，集成了 SOPC和 HardCopy設(shè)計流程，并且繼承了 Maxplus II 友好的圖形界面及簡便的使用方法。 5 第二章 總體設(shè)計 方案設(shè)計與比較 用 FPGA 器件驅(qū)動蜂鳴器演奏“送別”片段，一首樂曲包含三個