【正文】 )相比，具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn) (一般在 10000 件以下 )之中。 FPGA 和 CPLD 由三大部分組成的，即一個(gè)二維的邏輯塊陣列，構(gòu)成了 PLD 器件的邏輯組成核心；輸入 /輸出塊；連接邏輯塊的互連資源。 隨著超大規(guī)模集成電路 VlSI(Very Large Scale IC)工藝的不斷提高，單一芯片內(nèi)部可以容納上百萬個(gè)晶體管， FPGA/CPLD 芯片的規(guī)模也越來越大，其單片邏輯門數(shù)目前已達(dá)到上百萬門，它所能實(shí)現(xiàn)的功能也越來越強(qiáng)，同時(shí)也可以實(shí)現(xiàn)系統(tǒng)集成。由于 PLD 性能的高速發(fā)展以及設(shè)計(jì)人員自身能力的提高，可編程邏輯器件供應(yīng)商將進(jìn)一步擴(kuò)大可編程芯片的領(lǐng)地，將復(fù)雜的專用芯片推向高端和超復(fù)雜應(yīng)用。 研究重點(diǎn) 電子琴系統(tǒng)由以下幾模塊構(gòu)成，因此，研究的重要主要在以下四個(gè)方面： （ 1） 音符發(fā)生模塊的設(shè)計(jì)； （ 2） 簡易鍵盤掃描電路設(shè)計(jì) ； （ 3） 電子琴發(fā)音模塊的設(shè)計(jì)； （ 4） 動(dòng)態(tài)譯碼及顯示電路設(shè)計(jì) 。 本文 結(jié)構(gòu)： 第一章為緒論，主要分析了課題背景和意義，講述了可編程邏輯器件PLD的歷史和發(fā)展，并將 PLD 技術(shù)和 ASIC 技術(shù)作了全面比較。第二章介紹了開發(fā)工具以及硬件 FPGA 器件簡介，并介紹了基于 EDA 技術(shù)的 FPGA/CPLD 電路設(shè)計(jì)的基本流程及其常用的 EDA工具。第四章重點(diǎn)介紹了按鍵掃描電路的設(shè)計(jì)，通過給出 4 4 矩陣鍵盤的原理，設(shè)計(jì)出適合電子琴特色的鍵盤。第六章以及第七章分別講述了發(fā)音電路和顯示器的設(shè)計(jì)。 目 錄 摘 要 .............................................................................................................................. I Abstract .............................................................................................................................II 第一章 緒 論 ................................................................................................................ 1 本設(shè)計(jì)的研究背景和研究目的 ..................................................................... 1 研究內(nèi)容及方法 ............................................................................................. 3 設(shè)計(jì)的主要工作 ............................................................................................. 3 與設(shè)計(jì)相關(guān)的音樂知識(shí) ................................................................................. 3 第二章 開發(fā)工具以及硬件 FPGA 器件簡介 .............................................................. 5 EDA 技術(shù) ........................................................................................................ 5 硬件描述語言 — VHDL .................................................................................. 5 VHDL 的設(shè)計(jì)流程： ..................................................................................... 6 FPGA 器件簡介 .............................................................................................. 7 本章小結(jié) ......................................................................................................... 8 第三章 方案論證 .......................................................................................................... 9 設(shè)計(jì)思想以及設(shè)計(jì)原理框圖 ......................................................................... 9 原理說明 ......................................................................................................... 9 系統(tǒng)的實(shí)現(xiàn)以及設(shè)計(jì)指標(biāo) ........................................................................... 10 第四章 按鍵掃描電路 ................................................................................................ 11 直接式 /矩陣式鍵盤原理以及方案的選擇 .................................................. 11 時(shí)鐘產(chǎn)生模塊 ............................................................................................... 14 鍵盤掃描電路模塊 ....................................................................................... 16 鍵盤譯碼以及開關(guān)電路 ............................................................................... 18 本章小結(jié) ....................................................................................................... 20 第五章 音符查表及簡譜產(chǎn)生電路 ............................................................................ 21 音符查表及簡譜產(chǎn)生電路的說 明 ............................................................... 21 本章小結(jié) ....................................................................................................... 23 第六章 音符發(fā)聲器 .................................................................................................... 24 本章小結(jié) .......................................................................................................... 27 第七章 譯碼及顯示電路 ............................................................................................ 28 顯示器原理 ................................................................................................... 28 譯碼顯示電路設(shè)計(jì) .......................................................................................... 29 本章小結(jié) .......................................................................................................... 31 第八章 FPGA 的頂層設(shè)計(jì) ......................................................................................... 33 層次化設(shè)計(jì)的概念 ....................................................................................... 33 模塊化 .................................................................................................. 33 元件重用 .............................................................................................. 33 生成組件符號(hào) ............................................................................................... 33 調(diào)用組件符號(hào) ............................................................................................... 34 建立項(xiàng)目 .............................................................................................. 34 定義輸入 /輸出端口與聯(lián)線 ................................................................. 35 第九章 結(jié)論 ................................................................................................................ 36 謝 辭 .............................................................................................................................. 37 參考文獻(xiàn) ........................................................................................................................ 38 附錄：系統(tǒng)各個(gè)模塊的 VHDL 程序 ........................................................................... 39 2020 屆 電氣工程與自動(dòng)化畢業(yè)設(shè)計(jì) （論文） I 摘 要 復(fù)雜可編程 邏輯器件 (Complex Programma— ble Logic Device， CPLD)可以在制造成后由用戶根據(jù)自己的需要定義其邏輯功能。 本文在對(duì)音階發(fā)生的原理、音調(diào) 及 鍵盤控制方法 等研究的基礎(chǔ)上，完成了基于CPLD/FPGA 的簡易電子琴設(shè)計(jì)，采用 VHDL 和原理圖相結(jié)合的方法，實(shí)現(xiàn)了簡易的 G調(diào)16 音符 電子琴的相關(guān)功能模塊和總體電路的設(shè)計(jì)與仿真。實(shí)現(xiàn)電子琴的主要功能是用矩陣式鍵盤輸入對(duì) 應(yīng)的 16 個(gè)音階的有關(guān)信息，然后通過揚(yáng)聲器發(fā)出聲音，并通過