存儲器復雜可編程邏輯器和現(xiàn)場可編程門陣列-展示頁
2025-01-04 21:49本頁面
【正文】 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 0 1 0 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 C=A4 I3 I2 I1 I0=A3A2A1A0 O3O2O1O0=D3D2D1D0 A 4 A 3 A 2 A 1 C I 3 I 2 I 1 R O M D 1 D 2 D 3 D 4 CE OE A 0 I0 O 3 O 2 O 1 O 0 用 ROM實現(xiàn)二進制碼與格雷碼相互轉(zhuǎn)換的電路 （ 3） ROM 在波形發(fā)生器中的應(yīng)用 ROM D/A 計數(shù)器 CP 計數(shù)脈沖 送示波器 3 4 A1 A2 A0 D3 D2 D1 D0 D/A 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 2 4 8 12 9 6 3 A1 A2 A0 D3 D2 D1 D0 D/A 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 2 4 8 12 9 6 3 t uo 0 隨機存取存儲器（ RAM） 靜態(tài)隨機存取存儲器 (SRAM) 同步靜態(tài)隨機存取存儲器（ SSRAM） 存儲器容量的擴展 動態(tài)隨機存取存儲器 隨機存取存儲器（ RAM） I /O 電路 I / O 0 OE A n 1 WE I / O m 1 CE A 0 A i A i + 1 ? ? ? ? ? ? ? ? ? 存 儲 陣 列 行譯碼 列 譯 碼 靜態(tài)隨機存取存儲器 (SRAM) 1 SRAM 的基本結(jié)構(gòu) CE OE WE =100 高阻 CE OE WE =00X 輸入 CE OE WE =010 輸出 CE OE WE =011 輸出呈高阻狀態(tài) SRAM 的工作模式 工作模式 CE WE OE I / O 0 ~ I / O m 1 保持 (微功耗 ) 1 X X 高阻 讀 0 1 0 數(shù)據(jù)輸出 寫 0 0 X 數(shù)據(jù)輸入 輸出無效 0 1 1 高阻 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj ( 列選擇線 ) Xi ( 行選擇線 ) 數(shù)據(jù)線 數(shù)據(jù)線 D D 位線 B 位線 B 存儲單元 2. RAM存儲單元 ? 靜態(tài) SRAM(Static RAM) 雙穩(wěn)態(tài)存儲單元電路 列存儲單元公用的門 控制管，與讀寫控制電路相接 Yi ＝ 1時導通 本單元門控制管 :控制觸發(fā)器與位線的接通。 觸發(fā)器與位線接通 靜態(tài) RAM特點 是： 只要不斷電，數(shù)據(jù)就永久保存 t AA 讀出單元的地址有效 t RC t OHA 地址 輸出數(shù)據(jù) 上一個有效數(shù)據(jù) 數(shù)據(jù)輸出有效 t L Z O E CE OE 數(shù)據(jù)輸出 數(shù)據(jù)輸出有效 t H Z C E t H Z O E t DOE t L Z C E t A C E t RC 高阻 3. SRAM的讀寫操作及時序圖 讀操作時序圖 時的讀操作1,0 ??? WEOECE同時有效時的讀操作地址預先有效或與 CEWE ,1?3. SRAM的寫操作及時序圖 寫操作時序圖 t HD tSD 地址有效 t WC 地址 CE 數(shù)據(jù) 輸入數(shù)據(jù)有效 t AW t SA t SC E t HA WE t SA t HD tSD 地址有效 t WC 地址 CE 數(shù)據(jù) 輸入數(shù)據(jù)有效 t AW t HA WE 寫入操作控制CE寫入操作控制WE A 1 A 0 輸入 寄存器 I / O OE WE CE 地址 寄存器 叢發(fā)控制邏輯 D 1 D 0 Q 1 Q 0 讀寫控制邏輯 A CP A DV 存儲陣列 地址譯碼 輸入驅(qū)動 輸 出 放 大 A 1 A 0 寫地 址寄 存器 數(shù)據(jù)選擇器 同步靜態(tài)隨機存取存儲器 （ SSRAM） SSRAM是一種高速 RAM。 A1 A 0 輸入 寄存器 I / O OE WE CE 地址 寄存器 叢發(fā)控制邏輯 D1 D 0 Q1 Q 0 讀寫控制邏輯 A CP A DV 存儲陣列 地址譯碼 輸入驅(qū)動 輸 出 放 大 A1 A0
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1