可編程邏輯器ppt課件-展示頁
2025-01-23 11:10本頁面
【正文】 存儲器 ROM是一種在正常工作時只能讀出 、 不能寫入的存儲器 。 MOS型 RAM： 功耗小、集成度高、成本低，但速度比雙極型 RAM低 ,適宜于構(gòu)造大容量存儲器。 RAM的優(yōu)點是讀寫方便 ， 使用靈活；缺點是一旦斷電 ， 所存儲的信息便會丟失 ， 它屬于易失性存儲器 。 隨機存取存儲器 RAM(Random Access Memory) 只讀存儲器 ROM(Read Only Memory) 1. 隨機存取存儲器 RAM RAM是一種既可讀又可寫的存儲器 ， 故又稱為讀寫存儲器 。 隨著大規(guī)模集成電路的發(fā)展 ， 半導體存儲器因其具有集成度高 、 速度快 、 功耗小 、 價格低等優(yōu)點而被廣泛應(yīng)用于各種數(shù)字系統(tǒng)中 。 根據(jù) PLD中陣列和輸出結(jié)構(gòu)的不同 ， 常用的低密度 PLD有 4 ● 可編程只讀存儲器 PROM ● 可編程邏輯陣列 PLA ● 可編程陣列邏輯 PAL ● 通用陣列邏輯 GAL 下面對它們的邏輯結(jié)構(gòu)及其在邏輯設(shè)計中的應(yīng)用分別予以介紹 。 四 . 與門不執(zhí)行任何功能時的連接表示 例如圖中 ， 輸出為 D的與門連接了所有的輸入項 ， 其輸出方程為 為了方便起見 ， 用標有 “ ”標記的與門輸出來表示所有輸入緩沖器輸出全部連到某一 “ 與 ” 項的情況 ， 如圖中輸出 E。 如圖 (b)中的輸出 F=A”表示硬線連接 ， 即固定連接； “ ”表示可編程連接；沒有“ ” 和 “ 三 . 連接方式 PLD陣列交叉點上的三種連接方式如圖 (a)所示 。 9 二 . 輸入緩沖器 典型輸入緩沖器的 PLD表示法如右圖所示 。 為此 ， 對描述 PLD基本結(jié)構(gòu)的有關(guān)邏輯符號和規(guī)則作出了某些約定 。 一般結(jié)構(gòu)如下： 在基本組成部分的基礎(chǔ)上 ， 附加一些其他邏輯元件 ， 如輸入緩沖器 、 輸出寄存器 、 內(nèi)部反饋 、 輸出宏單元等 ， 便可構(gòu)成各種不同的 PLD。從根本上改變了系統(tǒng)設(shè)計方法，使各種邏輯功能的實現(xiàn)變得靈活、方便。 ISP器件為用戶提供了傳統(tǒng)的 PLD技術(shù)無法達到的靈活性，帶來了極大的時間效益和經(jīng)濟效益，使可編程邏輯技術(shù)發(fā)生了實質(zhì)性飛躍。 90年代 : 產(chǎn)生了在系統(tǒng)編程 (ISP)器件。特別是在結(jié)構(gòu)上采用了 “ 輸出邏輯宏單元 ” 電路 ， 使一種型號的 GAL器件可以對幾十種 PAL器件做到全兼容 。 80年代中期 : 通用陣列邏輯 (GAL)器件問世 。 PAL器件的“ 與 ” 陣列是可編程的 ， 而 “ 或 ” 陣列是固定的 ， 它有多種輸出和反饋結(jié)構(gòu) ， 因而給邏輯設(shè)計帶來了很大的靈活性 。 PLD的發(fā)展 70年代初期 : 第一種 PLD器件 可編程只讀存儲器(PROM)問世 。 一片 PLD所容納的邏輯門可達數(shù)百 、 數(shù)千甚至更多 ， 其邏輯功能可由用戶編程指定 。 數(shù)字系統(tǒng)中常用的大規(guī)模集成電路可分為三大類 。 第七章 可編程邏輯器件 目前在數(shù)字系統(tǒng)設(shè)計中廣泛使用的可編程邏輯器件(Programmable Logic Device， 簡稱 PLD)屬于 LSI中的半用戶定制電路 。 由于 PLD具有結(jié)構(gòu)靈活 、 性能優(yōu)越 、 設(shè)計簡單等特點 ， 因而在不同應(yīng)用領(lǐng)域中受到廣泛重視 ， 是構(gòu)成數(shù)字系統(tǒng)的理想器件 。 非定制電路 (Noncustom design IC) 全定制電路 (Fullcustom design IC) 半定制電路 (Semicustom design IC) 本章知識要點 ☆ PLD概述 ☆ 低密度 PLD ☆ 高密度 PLD ☆ ISP技術(shù)簡介 PLD概述 PLD是 70年代開始發(fā)展起來的一種新型大規(guī)模集成電路 。 PLD特別適宜于構(gòu)造小批量生產(chǎn)的系統(tǒng) ， 或在系統(tǒng)開發(fā)研制過程中使用 。 PROM由一個 “ 與 ” 陣列和一個 “ 或 ” 陣列組成 ，“ 與 ” 陣列是固定的 ， “ 或 ” 陣列是可編程的； 70年代中期： 出現(xiàn)了可編程邏輯陣列 (PLA)， PLA同樣由一個 “ 與 ” 陣列和一個 “ 或 ” 陣列組成 ， 但其 “ 與 ” 陣列和 “ 或 ”陣列都是可編程的； 70年代末期： 出現(xiàn)了可編程陣列邏輯 (PAL)。 但 PAL器件 一般采用熔絲工藝 ， 一旦編程后便不能改寫 。 GAL器件采用高速電可擦 CMOS工藝 ， 能反復擦除和改寫 。 給邏輯設(shè)計者帶來了更大的靈活性 。 ISP是指用戶具有在自己設(shè)計的目標系統(tǒng)中或線路板上為重構(gòu)邏輯而對邏輯器件進行編程或反復改寫的能力。 PLD的發(fā)展和應(yīng)用，簡化了數(shù)字系統(tǒng)設(shè)計過程、降低了系統(tǒng)的體積和成本、提高了系統(tǒng)的可靠性和保密性。 PLD的一般結(jié)構(gòu) PLD的基本組成為一個 “ 與 ” 陣列和一個 “ 或 ” 陣列，每個或門輸出都是輸入的 “ 與 或 ” 函數(shù)。 8 PLD的電路表示法 對于 PLD器件 ， 用邏輯電路的一般表示法很難描述其內(nèi)部電路 。 一 . 與門和或門 下圖給出了 3輸入與門和 3輸入或門的兩種表示法 。 它的兩個輸出B、 C是其輸入 A的原和反 。 實點 “ ”的表示兩線不連接 。C。 與上述相反 ， 圖中輸出 F表示無任何輸入項與其相連 ，因此 ， 該 “ 與 ” 項總是處于 “ 浮動 ” 的邏輯 “ 1”。 低密度可編程邏輯器件 可編程只讀存儲器 PROM 一 . 半導體存儲器的分類 存儲器 (Memory)是數(shù)字計算機和其他數(shù)字系統(tǒng)中存放信息的重要部件 。 半導體存儲器按功能可分為兩大類 。根據(jù)制造工藝的不同 ， RAM又可分為雙極型和 MOS型兩種類型 。 雙極型 RAM： 工作速度高，但成本高、功耗大、集成度低， 主要用作高速小容量存儲器。 MOS型 RAM又可進一步分為靜態(tài) RAM(SRAM)和動 RAM(DRAM) 兩種，相比之下 DRAM的集成度更高。 通常用來存放那些固定不變的信息 。 只讀存儲器 ROM屬于非易失性存儲器 ， 即使切斷電源 ， ROM中的信息也不會丟失 ， 因而在數(shù)字系統(tǒng)中獲得廣泛應(yīng)用 。 掩
教學課件相關(guān)推薦
鄂ICP備17016276號-1