【正文】 式 ? 位擴展后的存儲器字數(shù)沒改變而位數(shù)增加，存儲器容量相應增加 1．位擴展方式 1．位擴展方式 2．字擴展方式 3．字位擴展方式 09:44 RAM容量的位 (字長 )擴展 ? 芯片數(shù)量的選擇由系統(tǒng)要求的容量 （ M N） 和單片容量 （ m n） 來決定 09:44 ?已知系統(tǒng)要求的內(nèi)存容量為 M（ 字數(shù) ） N（ 字長或位數(shù) ） ， 現(xiàn)有單片 ROM/RAM的容量為 m（ 字數(shù) ） n（ 字長或位數(shù) ） 。 只有行和列同時選中的存儲單元才能通過 D、 端進行訪問。 例： 4 4 存儲單元方陣構成的存儲器，能存放 16個二進制數(shù)據(jù)位： A0~A3： 地址，對某一存儲單元進行選擇。 刷新操作：執(zhí)行一次讀操作，但并不使用讀得 的數(shù)據(jù)。 注意： 讀取數(shù)據(jù)時 CS上的電荷發(fā)生了改變，原來存入的數(shù)據(jù)被破壞 應立即將讀得的數(shù)據(jù)重新寫入。 （ 2）讀數(shù)據(jù)： 使數(shù)據(jù)線置于中間電位 ? CB充放電 ?使數(shù)據(jù)線處于高阻抗，選擇線加高電平使 T導通 ? CB和 CS上的電荷重新分配達到平衡。 選擇線高電平時， MOS管 T導通，存儲器被選中。 T：門控管，工作在開關狀態(tài)。 09:44 ? 利用觸發(fā)器保存數(shù)據(jù) ? 寫入時在 D和 /D上加上反相信號，引起觸發(fā)器的翻轉(zhuǎn)即可 ? 數(shù)據(jù)讀出非破壞性，一次寫入，可以反復讀出 ? 存儲單元占用管元多，每比特面積大、功耗高 動態(tài)存儲單元 ? 利用柵級電容上的存儲電荷保存數(shù)據(jù) ? 寫入過程是給電容充電或放電的過程 ? 破壞性讀出 ? 存儲單元管元少、面積小、功耗低、利于海量存儲 ? 需要刷新時序控制 存儲單元特點比較： 靜態(tài)存儲單元 動態(tài) MOS存儲單元 (DRAM) CS、 T： 存儲元件： CS：數(shù)據(jù)存儲在 CS上。 0 1 0 1 0 1 0 09:44 行地址譯碼器A0A1…Ai存 儲 矩 陣列 地 址 譯 碼 器讀 / 寫 控 制 電 路D0…Ai ＋ 1An ＋ 1CSR / WDm － 1…I / O0I / Om － 1…SRAM的基本結(jié)構 09:44 存儲單元 Y 0 Y 1 Y 7 A 4 X 1 X 31 X 0 amp。 I/O CS/RWA3 A2 A1 1 0 0 三態(tài)門 A A A3均為高阻，存儲單元與數(shù)據(jù)總線隔離，讀寫操作禁止。 片選與讀寫控制 amp。 讀取數(shù)據(jù)： V DD T 3 T 4 T 2 T 1 T 6 T 5 行選擇 Xi 列選擇 Yj 數(shù)據(jù)位 數(shù)據(jù)位 D D T 8 T 7 B 位線 B 位線 D先將待寫入的數(shù)據(jù)送到 D、 端上，再使 X、 Y有效， T5~T8開通，外來數(shù)據(jù)強行使觸發(fā)器置位或復位。 寫入會改變原來存放的數(shù)據(jù)。 存儲 單元 V DD T 3 T 4 T 2 T 1 T 6 T 5 行選擇 Xi 列選擇 Yj 數(shù)據(jù)位 數(shù)據(jù)位 D D T 8 T 7 B 位線 B 位線 T T8——列存儲單元的公用控制門 Yj=1， T7 、 T8均導通，觸發(fā)器的輸出才與數(shù)據(jù)線接通，該單元才能通過數(shù)據(jù)線傳送數(shù)據(jù) 。 T T6——本單元控制門 Xj=1，行地址選擇線 Xi有效 (選中 ) T T6開通，觸發(fā)器的兩個互補輸出端與位線接通。 4. 片選控制： 當 CS=0時，選中該片 RAM工作， CS=1時該片 RAM不工作。 2. 地址譯碼器： 也是 N取一譯碼器。 09:44 存儲矩陣 地址譯碼器 數(shù)據(jù) 輸入 /輸出 地址輸入 控制信號輸入( CS 、 R/W) 地址譯碼器 ：對外部輸入的地址碼進行譯碼，唯一地選擇存儲矩陣中的一個存儲單元 輸入 /輸出控制電路 ：對選中的存儲單元進行讀出或?qū)懭霐?shù)據(jù)的操作 存儲矩陣 ：存儲器中各個存儲單元的有序排列 1. RAM的結(jié)構框圖 片選與讀寫控制電路 09:44 1. 存儲矩陣： 由存儲單元構成，一個存儲單元存儲一位二進制數(shù)碼“ 1‖或“ 0‖。 優(yōu)點： 讀 /寫方便 缺點： 信息容易丟失，一旦斷電，所存儲器的信息會隨之消失，不利于數(shù)據(jù)的長期保存。2022/3/13 第六章 存儲器與可編程邏輯器件 09:44 存儲器概述 ? 存儲器：專用于存放大量二進制數(shù)碼的器件 ? 按材料分類 1) 磁介質(zhì)類 ——軟磁盤、硬盤、磁帶、 … 2) 光介質(zhì)類 ——CD、 DVD、 MO、 … 3) 半導體介質(zhì)類 ——SDRAM、 EEPROM、 FLASH ROM、 … ? 按功能分類 隨機存儲 (讀寫 )存儲器 RAM 只讀存儲器 ROM RAM: SDRAM, 磁盤， ROM: CD, DVD, FLASH ROM, EEPROM 1. 存儲器一般概念 09:44 2. 存儲器分類： RAM (Random Access Memory) 隨機存取存儲器 ROM (Read Only Memory) 只讀存儲器 隨機存取存儲器：在運行狀態(tài)可以隨時進行讀或?qū)懖僮? RAM信息易失： 芯片必須供電才能保持存儲的數(shù)據(jù) SRAM DRAM 只讀存儲器：通過特定方法寫入數(shù)據(jù)，正常工作時只能讀出 ROM信息非易失：信息一旦寫入，即使斷電也不會丟失 ROM (工廠掩膜 ) PROM(一次編程 ) 存儲器概述 PROM(多次編程 ) 雙極型 MOS型 ? 存儲器：專用于存放大量二進制數(shù)碼的器件 09:44 3. 存儲器的主要性能指標： 容量：存儲單元總數(shù)（ bit） 存取時間：表明存儲器工作速度 其它：材料、功耗、封裝形式等等 存儲器概述 1Kbit=1024bit=210bit 128Mbit=134217728bit=227bit 字長：一個芯片可以同時存取的比特數(shù) 1位、 4位、 8位、 16位、 32位等等 標稱：字數(shù) 位數(shù) 如 4K 8位 =212 8=215單元（ bit） 讀操作和寫操作時序圖：存儲器的工作時序關系 09:44 隨機存取存儲器 隨機存取存儲器（ RAM） ，它能隨時從任何一個指定地址的存儲單元中取出（讀出）信息， 也可隨時將信息存入（寫入）任何一個指定的地址單元中。因此也稱為讀 /寫存儲器。 09:44 存儲矩陣 (2n字 m位 ) 片選與讀寫控制電路 CS R/W 地址輸入 控制輸入 三組輸入信號： 地址輸入、控制輸入和數(shù)據(jù)輸入 一組輸出信號：數(shù)據(jù)輸出 大容量 RAM數(shù)據(jù)輸入／輸出合為雙向端口 A0 Ai 地址譯碼器 ….. W0 21nW ?….. m 數(shù)據(jù) 輸入 /輸出 I/O m 主要由地址譯碼器、存儲體及讀出電路等三部分組成。與 ROM不同的是 RAM存儲單元的數(shù)據(jù)不是預先固定的，而是取決于外部輸入信息，其存儲單元必須由具有記憶功能的電路構成。 3. 讀 /寫控制電路： 當 R/W=1時，執(zhí)行讀操作， R/W=0時，執(zhí)行寫操作。 靜態(tài) MOS存儲單元 (SRAM) ?MOS六管存儲單元 T1~T4構成基本 RS觸發(fā)器 T1－ T2構成 MOS反相器 T3－ T4構成 MOS反相器 兩個反相器輸入與輸出交叉連接，構成基本 RS觸發(fā)器，儲存數(shù)據(jù) 。 Xj=0，行地址選擇線 Xi無效 T T6關斷，觸發(fā)器的兩個互補輸出端與位線隔離。 讀出是無破壞性的，即，讀操作不會使數(shù)據(jù)發(fā)生改變。即，不管原來存放的數(shù)據(jù)是什么，寫操作后一定是新寫入的數(shù)據(jù)。 使 Xi、 Yj有效， T5~T8開通，觸發(fā)器的兩個互補輸出端分別向 D、 端傳出數(shù)據(jù)； D寫入數(shù)據(jù)： 1 1 V DD T 3 T 4 T 2 T 1 T 6 T 5 行選擇 Xi 列選擇 Yj 數(shù)據(jù)位 數(shù)據(jù)位 D D T 8 T 7 B 位線 B 位線 片選： 1CS ?寫入數(shù)據(jù)： 片選和讀寫控制邏輯的與門被封鎖，輸出 0， 0CS ?片選和讀寫控制邏輯的與門輸出由讀寫信號控制，允許讀寫操作。 amp。 0 V DD T 3 T 4 T 2 T 1 T 6 T 5 行選擇 Xi 列選擇 Yj 數(shù)據(jù)位 數(shù)據(jù)位 D D T 8 T 7 B 位線 B 位線 amp。 I/O CS/RWA3 A2 A1 讀操作 /1RW ?0CS ?片選和讀寫控制邏輯的與門輸出由讀寫信號控制 讀寫控制 三態(tài)門 A A3高阻 A1打開，數(shù)據(jù)輸出到總線 寫操作 /0RW ?三態(tài)門 A1高阻， A2 、 A3開放，數(shù)據(jù)經(jīng)位線使存儲單元置數(shù)。 列 地 址 譯 碼 器 行地址譯碼器 A 5 A 3 A 2 A 1 A 0 A 6 A 7 8根列地址選擇線 32根行地址選擇線 1024個存儲單元，排成 32 32的矩陣 RAM的結(jié)構 圖中的每個地址譯碼選通時有四個存儲單元同時輸入／輸出；存儲器容量為 256字 4位＝ 1024bit 存儲器存儲矩陣結(jié)構 09:44 存儲單元數(shù)量多，將存儲單元排列成矩陣形式（存儲器陣列）陣列中各單元的選擇稱地址譯碼 A0 A1 A2 A3 A4 A5 A6 A7 …… CS0 CS1 CS255 地址譯碼器 存儲器陣列 0 1 255 A0 A1 A2 A3 CSX0 CSX1 CSX15 行地址譯碼器 …… 列地址譯碼器 A4 A5 A6 A7 CSY0 CSY1 CSY15 0 1 15 16 17 32 32 241 255 單譯碼 行列（雙）譯碼 地址譯碼方式 09:44 從 RAM的結(jié)構再看 RAM指標的意義： 容量：指存儲矩陣的大小，即陣列中所有存儲單元的總數(shù) 字數(shù) 2n ：指地址單元的總數(shù)為 2n ， n為 RAM外部地址線的 根數(shù) 字長：指每個地址單元中的數(shù)據(jù)位數(shù)；也即是每次尋址后 從存儲器中讀出（或?qū)懭耄┑臄?shù)據(jù)位數(shù) 存儲容量＝字數(shù)（ 2n ） 字長（數(shù)據(jù)位數(shù)） 09:44 只讀存儲器 （ ROM） 1． ROM的結(jié)構 圖 101 ROM的結(jié)構 主要由地址譯碼器、存儲體及讀出電路等三部分組成。 CS上 充滿電荷時表示存儲 1， CS上 無電荷時表示存儲 0。 CB： 雜散分布電容， CS、 CB的容量都很小。 C S C B T 選擇線 數(shù)據(jù)線 存儲單元 DRAM工作原理 （ 1）寫數(shù)據(jù)： 待寫數(shù)據(jù)位加在數(shù)據(jù)線上 ? CB充放電 ?選擇 線加高電平使 T導通 ? CS充放電 ?撤消選擇線上的高電平使 T截止 ? CS上的電荷狀態(tài)被保持。若 —— 平衡后的電位高于中間電位，則原來存入的數(shù)據(jù)為 1； 平衡后的電位低于中間電位，則原來存入的數(shù)據(jù)為 0。 C S C B T 選擇線 數(shù)據(jù)線 存儲單元 Di 1 0 09:44 （ 3）刷新 : 刷新：由于漏電，應周期性地給 Cs補充電荷， 使存儲的數(shù)據(jù)不丟失。 存儲單元為陣列排列時，以行為單位進行刷新， 周期約為幾毫秒 09:44 ?