第八章可編程邏輯器件pld可編程邏輯器件programmable-展示頁
2024-10-10 13:32本頁面
【正文】 形畫法 現(xiàn)場(chǎng)可編程邏輯陣列 （ FPLA） 與 ROM陣列的區(qū)別： ROM與陣列是 最小項(xiàng)陣列，陣列龐大。第八章 可編程邏輯器件 PLD 可編程邏輯器件 Programmable Logic Device 專用集成電路 ASIC Application Specific Integrated Circuit 現(xiàn)場(chǎng)可編程邏輯陣列 FPLA Field Programmable Logic Array 可編程陣列邏輯 PAL Programmable Array Logic 通用陣列邏輯 GAL 可擦除的可編程邏輯器件 EPLD 現(xiàn)場(chǎng)可編程門陣列 FPGA Field Programmable Gate Array EPLD、 CPLD、 FPGA集成度較高，稱為高密度 PLD。 可以滿足一般數(shù)字系統(tǒng)的需要。 PLA與陣列實(shí)現(xiàn) 最簡(jiǎn)與或式， 與陣列乘積項(xiàng)可編程。 FPLA的編程單元有熔絲型和疊柵注入式 MOS管。 0 Yi=Si Yi=S’i 1 時(shí)序邏輯型 FPLA 觸發(fā)器輸入 J、 K， 與或邏輯陣列輸出控制 觸發(fā)器 Q1— Q4 反饋到與或陣列， 可以構(gòu)成 模 16以內(nèi)的計(jì)數(shù)器。 G8 負(fù)或門，有一個(gè)輸入為 0，輸出為 1。 M=1熔絲斷 G7=0始終低電平，沒有清零信號(hào)，觸發(fā)器工
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1