altera可編程邏輯器件編程與配置-展示頁(yè)
2025-05-23 21:42本頁(yè)面
【正文】 jbc（ Jam ByteCode File） 配置文件 ? 配置文件格式及用途： ? .sof ：如果選擇配置模式為 JTAG或 PS方式，使用 Altera的下載電纜對(duì) FPGA 進(jìn)行配置時(shí)，將用到 .sof文件。從 JTAG接口進(jìn)行配置可以使用 Altera的下載電纜，通過(guò) QuartusII工具下載，也可以采用智能主機(jī)（ Intelligent Host）如微處理器來(lái)模擬 JTAG時(shí)序進(jìn)行配置。 FPGA在配置過(guò)程中完全處于被動(dòng)地位，只是輸出一些狀態(tài)信號(hào)來(lái)配合配置過(guò)程。 FPGA被動(dòng)方式： PS,PPS,FPP,PPA,PSA ? 由系統(tǒng)中的其他設(shè)備發(fā)起并控制配置過(guò)程。Copyright by Beilei Xu Altera可編程邏輯器件 編程與配置 概要 ? 配置方式及典型應(yīng)用 ? 配置過(guò)程 ? 主動(dòng)串行配置 ? 被動(dòng)串行配置 ? JTAG配置 ? ByteBlasterII下載電纜 ? 配置器件 配置方式 ? 根據(jù) FPGA在配置電路中的角色，其配置數(shù)據(jù)可以用 3種方式載入到目標(biāo)器件中： ? FPGA主動(dòng)方式 ? FPGA被動(dòng)方式 ? JTAG方式 FPGA主動(dòng)方式： AS ? 由目標(biāo) FPGA來(lái)主動(dòng)輸出控制和同步信號(hào)（包括配置時(shí)鐘）給 Altera專用的一種串行配置芯片（ E
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1