【正文】 增加使用成本和體積 。第 2章 大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件的基本分類 基于 SRAM編程的現(xiàn)場(chǎng)可編程邏輯器件 基于 EPROM/E2PROM/Flash Memory 的現(xiàn)場(chǎng)可編程邏輯器件 基于反熔絲結(jié)構(gòu)的現(xiàn)場(chǎng)可編程邏輯器件 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件的基本分類 1. 按生產(chǎn)公司： 1) Xilinx公司 2) Altera公司 3) Actel公司 4) Lattice公司 2. 按元胞結(jié)構(gòu)： 1) 細(xì)粒度 2) 中粒度 3)粗粒度 3. 按功能特性： 1) 全數(shù)字可編程邏輯器件 2) 系統(tǒng)即可編程邏輯器件 3) 模擬 /混合信號(hào)可編程邏輯器件 4. 按編程原理： 1) SRAM FPGA 2) EPROM/E2PROM/FLASH CPLD 3) 反熔絲 FPGA 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 基于 SRAM編程的現(xiàn)場(chǎng)可編程邏輯器件 SRAM FPGA的基本結(jié)構(gòu)與工作原理 1. 基本的 SRAM FPGA編程原理 即通過芯片內(nèi)陣列分布的 SRAM的不同的加電配置 ， 來決定各部分的邏輯定義 。 優(yōu)點(diǎn)： ① 可以重復(fù)編程； ② 芯片價(jià)格低； ③ 不需要專門的編程器 。 ② 采用大量的傳輸門開關(guān) ， 影響了芯片信號(hào)傳遞速度 ， 限制了系統(tǒng)的使用頻率 。 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 圖 2 4 簡(jiǎn)化的 FPGA CLB結(jié)構(gòu) G LU TG4G3G2G1G4G3G2G1G1 ～ G4的 組 合 邏 輯功能GH LU TGH1FHF , G , H 1的組合邏輯功能F LU TF4F3F2F1F4F3F2F1F1 ～ F4的 組 合 邏 輯功能GC LKCESRDC LKCEQ YQSRDC LKCEQ XQX由 配 置 程序 控 制 的 多 路選擇器SRH1D I NABY a. CLB的結(jié)構(gòu)與原理 包括 3個(gè)查找表（ LUT），兩個(gè)觸發(fā)器，兩組信號(hào)多路選擇器。 每個(gè) IOB控制一個(gè)封裝引腳， 可配置成輸入口、 輸出口或是雙向信號(hào)口。 第 2章 大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件 圖 2 9 基本的 FPGA CLB布線通道 P S M P S MP S MP S MP S MP S M2 條雙長(zhǎng)線 3 條長(zhǎng)線 8 條單長(zhǎng)線 3 條長(zhǎng)線 2 條雙長(zhǎng)線2 條雙長(zhǎng)線3 條長(zhǎng)線8 條單長(zhǎng)線C L B C L B c. PI的結(jié)構(gòu)原理 FPGA的布線通道主要包括 CLB布線通道、 IOB布線通道、 全局網(wǎng)絡(luò)和緩沖器。 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 (2) IOB布線通道 IOB布線通道形成一個(gè)環(huán) ， 圍繞在 CLB陣列的四周 ， 用于連接 I/O 口與 CLB。 其中包括 8條雙長(zhǎng)線和 4條長(zhǎng)線 。 這些網(wǎng)絡(luò)用于對(duì)時(shí)鐘信號(hào)和其他高扇出的控制信號(hào)進(jìn)行布線 ， 使信號(hào)失真最小 。 第 2章 大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件 典型的 SRAM FPGA產(chǎn)品 1. Xilinx SpartanⅡ 系列 FPGA 1） 概述 SpartanⅡ 系列 FPGA是 Xilinx公司生產(chǎn)的代替 ASIC的第二代產(chǎn)品 。 SpartanⅡ 系列 FPGA具有系統(tǒng)級(jí)特性 。 片內(nèi)含有豐富的寄存器 /鎖存器 、 時(shí)鐘使能信號(hào) 、 同步 、 異步置位 /復(fù)位信號(hào) 。 為滿足高速運(yùn)算設(shè)計(jì)的進(jìn)位邏輯提供精確的乘法器 ， 以適應(yīng)各種PCI的應(yīng)用 。 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 圖 2 10 SpartanⅡ 系列 FPGA的基本結(jié)構(gòu)原理框圖 D L L塊狀 RAMC L BD L L塊狀 RAMC L BD L L塊狀 RAMC L BD L L塊狀 RAMC L BI / O 元胞第 2章 大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件 圖 2 11 SpartanⅡ 系列 FPGA CLB一個(gè)單元的原理框圖 進(jìn)位和控制邏輯I4I3I2I1OG4G3G2G1COUTYBY進(jìn)位和控制邏輯I4I3I2I1OF4F3F2F1F 5 I NBYSRCINC L KCEYQXBXXQSRCEC L KD QSRCEC L KD QL U TL U T （ 2） 可配置邏輯塊（ CLB） 構(gòu)成 CLB的基本結(jié)構(gòu)是邏輯元胞（ LC）。 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 圖 2 12 SpartanⅡ 系列 FPGA的 IOB結(jié)構(gòu) SRD QC L KCESRD QC L KCESRD QC L KCETC L KT C ESROO C EII C EIQ可編程延 遲VCCOE可編程的輸 入 緩 沖器內(nèi)部參考可編程的輸 出 緩 沖器可編程的B i a s 和 E S D網(wǎng) 絡(luò)接 組 上 其他外部的 VR E F輸入接相鄰的 I / O 口封裝引腳I / O , VR E F封裝引腳I / O封裝引腳VCCO（ 3） 可編程輸入 /輸出塊（ IOB） 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 圖 2 13 SpartanⅡ 系列 FPGA的 I/O組 S p a r t a n Ⅱ器 件組7組6 組 0 組 1 組 5 組 4組2組3G C L K 3 G C L K 2G C L K 1 G C L K 0第 2章 大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件 （ 4） 布線通道 SpartanⅡ 系列 FPGA的布線通道主要包括可編程的布線矩陣 、 局域布線 、 精細(xì)布線 、 全局布線以及時(shí)鐘布線網(wǎng)絡(luò)和 I/O布線等豐富的布線資源 。 ② 局域布線 圖 2 14給出了 SpartanⅡ 系列 FPGA的局域布線框圖 。LUT、 觸發(fā)器和 GRM之間的連接線； 直接路徑 ， 為水平相鄰的 CLB之間提供了高速連接 。 在SpartanⅡ 系列 FPGA的結(jié)構(gòu)中， 精細(xì)布線資源為一些兩種信號(hào)提供布線： 水平布線資源為片上三態(tài)總線提供布線。 每個(gè) CLB中有兩個(gè)精細(xì)布線網(wǎng)格， 它們將進(jìn)位信號(hào)與相鄰的CLB垂直相連。 第 2章 大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件 W E AC E AR S T AC L K AA D D R A [ ∶ 0]D I A [ ∶ 0]W E BC E BR S T BC L K BA D D R B [ ∶ 0]D I B [ ∶ 0]D O A [ ∶ 0]D O B [ ∶ 0]R A M B 4 _ S _ S 3） SpartanⅡ 系列 FPGA的先進(jìn)結(jié)構(gòu) （ 1） 塊狀 RAM 塊狀 RAM是一個(gè)完全同步的有 4096 bit的雙端 RAM， 其中每一端都有獨(dú)立的控制信號(hào)， 可獨(dú)立配置兩個(gè)端口的數(shù)據(jù)寬度， 如圖所示。 因?yàn)檩斎氲臅r(shí)鐘信號(hào)通過邏輯門電路或傳輸線時(shí) ， 造成時(shí)鐘信號(hào)延遲 ， 引起時(shí)序上的混亂 ， 采用 DLL電路以保證輸入的時(shí)鐘信號(hào)與芯片內(nèi)部時(shí)鐘信號(hào)上升沿或下降沿同步 ， 有效地消除了時(shí)鐘分配時(shí)的延遲