【正文】 可分為 低密度可編程邏輯器件 (LDPLD)和 高密度可編程邏輯器件 (HDPLD)兩類。 90年代至今－－－高密度 CPLD、 FPGA在生產(chǎn)工藝 、器件的編程和測試技術(shù)等方面都有了飛速發(fā)展 。 1985年 Xilinx公司首家推出了現(xiàn)場可編程邏輯 (FPGAField Programmable Gate Array)器件。 80年代中－－－－ Altera公司推出了一種新型的可擦除、可編程邏輯器件 (EPLDErasable Programmable Logic Device)。 80年代初－－－ Lattice公司發(fā)明了 通用陣列邏輯(GALGeneric Array Logic)器件。 70年代末－－美國 MMI公司 (Monolithic Memories Inc,單片存儲器公司 )率先推出了可編程陣列邏輯(PALProgrammable Array Logic)器件。 70年代中－－－ AMD公司推出了可編程邏輯陣列 (PLAProgrammable Logic Array)器件。 ? 輸出處理電路 主要是由三態(tài)門寄存器組成，其功能主要是提供不同的輸出方式，可以由或陣列直接輸出（組合方式），也可以通過寄存器輸出（時(shí)序方式）。 輸入 處理 電路 輸出 處理 電路 與 陣 列 或 陣 列 … … … 圖 21 簡單 PLD的基本結(jié)構(gòu) 輸 入 輸 出 ? 與陣列和或陣列 是電路的主體，其功能主要是用來實(shí)現(xiàn)組合邏輯函數(shù)。 在數(shù)字系統(tǒng)中，根據(jù)布爾代數(shù)的知識，可知任何組合邏輯函數(shù)都可以用與或表達(dá)形式描述，也即可用“與門 或門”兩種基本門電路實(shí)現(xiàn)任何組合邏輯電路，而任何時(shí)序邏輯電路又都是由組合邏輯電路加上存儲元件（觸發(fā)器、鎖存器）構(gòu)成的。 PLD已成為電子系統(tǒng)設(shè)計(jì)者的首選器件！ PLD概述 數(shù)字電路系統(tǒng)是由基本門構(gòu)成的，包含有兩類數(shù)字電路： ? 一類是組合邏輯電路 : 其特點(diǎn)是任一時(shí)刻的輸出信號狀態(tài)僅取決于當(dāng)前的輸入信號狀態(tài)； ? 另一類是時(shí)序電路 : 它由組合邏輯電路和存儲邏輯電路兩部分組成。 PLD概述 與中、小規(guī)模集成電路比： PLD具有－－集成度高、速度快、功耗小和可靠性高、 EDA軟件自動化程度高等優(yōu)點(diǎn)； 與專用集成電路 ASIC比： PLD具有－－研制周期短、先期投資少、無開發(fā)風(fēng)險(xiǎn)、修改方便和小批量生產(chǎn)成本低等優(yōu)點(diǎn)。 可編程邏輯器件 PLD經(jīng)歷了從邏輯規(guī)模比較小的簡單 PLD（ PROM、 PLA、 PAL、 GAL）到采用大規(guī)模集成電路技術(shù)的復(fù)雜 PLD的發(fā)展進(jìn)程，在結(jié)構(gòu)、工藝、集成度、速度和性能等方面都得到極大的提高。第二章 PLD硬件特性與編程技術(shù) 可編程邏輯器件 PLD（ Programmable Logic Device）是從 20世紀(jì) 70年代發(fā)展起來的一種允許用戶配置的集成邏輯器件?？删幊唐骷?PLD與專用集成電路ASIC（ Application Specific IC）相比較，因其具有成本低、使用靈活、設(shè)計(jì)周期短、可靠性高等特點(diǎn)，是一種半定制集成電路，極大促進(jìn)數(shù)字集成電路的發(fā)展。 目前，應(yīng)用最廣泛的 PLD主要是以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的復(fù)雜可編程器件 CPLD（ Complex Programmable Logic Device）和以查表法結(jié)構(gòu)方式構(gòu)成邏輯結(jié)構(gòu)行為的現(xiàn)場可編程門陣列 FPGA（ Field Programmable Gate Array）。 1995年－－ PLD銷售額占 IC市場的 40％，其集成度每年以 35％的速度遞增，而成本以每年 40％的速度降低。其特點(diǎn)是任一時(shí)刻的輸出信號狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號狀態(tài)，而且還取決于電路原來的信號狀態(tài)。 可編程電路結(jié)構(gòu) ? 由輸入處理電路、與陣列、或陣列、輸出處理電路等四種功能部分組成，其基本結(jié)構(gòu)如圖 21所示。 ? 輸入處理電路 是由輸入緩沖器組成，其功能主要是使輸入信號具有足夠的驅(qū)動能力并產(chǎn)生輸入變量的原變量以及反變量兩個(gè)互補(bǔ)的信號。 可編程電路結(jié)構(gòu) 一 . PLD的發(fā)展過程： ? 70年代初－－－ PROM(Programmable Read Only Memory 可編程只讀存儲器 )是最早出現(xiàn)的可編程邏輯器件。 但由于編程復(fù)雜 ,支持 PLA的開發(fā)軟件有一定難度 ,因而也沒有得到廣泛應(yīng)用。 是 第一個(gè)得到普遍應(yīng)用的可編程邏輯器件。 GAL比 PAL使用更加靈活 ,它可以取代大部分 SSI、MSI和 PAL器件 ,所以在 20世紀(jì) 80年代得到廣泛應(yīng)用 。 它采用 CMOS和 UVEPROM工藝制作 ,集成度比PAL和 GAL高得多 ,設(shè)計(jì)也更加靈活 ,但內(nèi)部互連能力比較弱。 80年代末－－－ Lattice公司提出了在系統(tǒng)可編程技術(shù) ,并相繼推出了一系列具備 在系統(tǒng)可編程能力 的復(fù)雜可編程邏輯器件 (CPLDComplex PLD)。 并在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中得到了相當(dāng)廣泛的應(yīng)用 。 1） LDPLD主要指早期發(fā)展起來的 PLD,它包括 PROM、 PLA、 PAL和 GAL四種 ,其集成密度一般小于 700門 /片 。 2） HDPLD－－－包括 CPLD和 FPGA,其集成密度大于 700門 /片。 目前集成度最高的 HDPLD可達(dá) 400萬門 /片。 OTP器件只允許對器件 編程一次 ,編程后不能修改 ,其優(yōu)點(diǎn)是集成度高 、 工作頻率和可靠性高 、 抗干擾性強(qiáng) 。 擦寫次數(shù)可達(dá)上千次 ， 采用 SRAM結(jié)構(gòu) ，可無限次編程 。 根據(jù)各種 可編程元件 的 結(jié)構(gòu)及編程方式 ,可編程邏輯器件通常又可以分為五類 : ① 采用 一次性編程的熔絲 元件的可編程器件 3. 從可編程器件的編程元件上分類 字線 － VEE X 編程時(shí)，位線須加高壓20v 位線 EPROM浮柵管 DS浮置柵 S i O2P ＋ P ＋NDS② 反熔絲 （ 低阻 ） 元件的可編程器件 （ 為 OTP型 ） ③ 采用 紫外線擦除 、 電可編程元件 ,即采用 EPROM工藝結(jié)構(gòu)的可編程器件 。 ⑤ 基于靜態(tài)存儲器 SRAM結(jié)構(gòu)的編程器件 系統(tǒng)斷電后 ,編程信息會丟失 。 E２ PROM管 N ＋ N ＋控制柵 G1（多晶體）浮柵 G 2（多晶體）隧道區(qū)（ S i O 2 極薄層）S i O 2PD 1S 1數(shù)據(jù)讀或?qū)慥ROM結(jié)構(gòu)的器件，掉電后信息不會丟失，因?yàn)槭抢闷湮锢斫Y(jié)構(gòu)保存信息 ⑥ FLASH型 ：用 工作電壓 編程和擦除，速度快、掉電信息不丟失，使用廣泛。 常用邏輯門符號和國標(biāo)邏輯門符號見課本圖 23所示。 （ a） （ b） （ c） PLD陣列線連接表示和邏輯圖形符號 A A A （ d） A B C D Y=ACD （ e） （ f） A B C D Y=A+B+D 十字交叉線表示兩條線未連接 交叉線的交叉點(diǎn)處打上黒實(shí)點(diǎn) 在交叉線的交叉點(diǎn)上打叉，表示該點(diǎn)是個(gè)可編程點(diǎn) 是互補(bǔ)輸出的緩沖器 多輸入端與門 多輸入端或門 可編程只讀存儲器 PROM（ Programmable Read Only Memory） ROM器件由地址譯碼部分、 ROM單元部分和輸出緩沖部分構(gòu)成。 N個(gè)輸入量經(jīng)過不可編程的與陣列產(chǎn)生 2n個(gè)最小項(xiàng)（乘積項(xiàng)）地址。運(yùn)算關(guān)系見課本。 半加器例題見課本。