高速pcb設(shè)計(jì)指南之五-展示頁
2025-07-09 10:55本頁面
【正文】 * 平板面積要大，以便為電源去耦提供低阻抗* 使表面導(dǎo)體最少* 采用窄線條（4到8密耳）以增加高頻阻尼和降低電容耦合* 分開數(shù)字、模擬、接收器、發(fā)送器地/電源線* 根據(jù)頻率和類型分隔PCB上的電路* 不要切痕PCB，切痕附近的線跡可能導(dǎo)致不希望的環(huán)路* 采用多層板密封電源和地板層之間的線跡* 避免大的開環(huán)板層結(jié)構(gòu)* PCB聯(lián)接器接機(jī)殼地，這為防止電路邊界處的輻射提供屏蔽* 采用多點(diǎn)接地使高頻地阻抗低* 保持地引腳短于波長的1/20,以防止輻射和保證低阻抗線路安排降噪技術(shù)包括用45。 下面介紹板級(jí)降噪技術(shù)。 2． 使耦合通路盡可能地?zé)o效。流經(jīng)導(dǎo)線的電流變化和電感會(huì)導(dǎo)致壓降，減小電感或電流隨時(shí)間的變化可使該壓降最小。電源去耦——當(dāng)器件開關(guān)時(shí)，在電源線上會(huì)產(chǎn)生瞬態(tài)電流，必須衰減和濾掉這些瞬態(tài)電流來自高di/dt源的瞬態(tài)電流導(dǎo)致地和線跡“發(fā)射”電壓。高頻數(shù)字電路和低電平模擬電路的地回路絕對(duì)不能混合?；旌辖拥厥堑皖l用單點(diǎn)接地而高頻用多點(diǎn)接地的方法。在頻率低于1MHz時(shí)可采用單點(diǎn)接地方法，但不適于高頻。在所有EMC問題中，主要問題是不適當(dāng)?shù)慕拥匾鸬摹Ｔ诟哳l數(shù)字系統(tǒng)中，當(dāng)器件開關(guān)時(shí)產(chǎn)生電流尖峰信號(hào)；在模擬系統(tǒng)中，當(dāng)負(fù)載電流變化時(shí)產(chǎn)生電流尖峰信號(hào)。影響EMC的因數(shù)電壓——電源電壓越高，意味著電壓振幅越大而發(fā)射就更多，而低電源電壓影響敏感度。就電場大小而言，CM輻射是比DM輻射更為嚴(yán)重的問題。輻射發(fā)射 輻射發(fā)射有兩種基本類型：差分模式（DM）和共模（CM）。噪聲信號(hào)或DC補(bǔ)償經(jīng)共地阻抗從電路2耦合到電路1。來自兩個(gè)電路的地電流流經(jīng)共地阻抗。共阻抗耦合 當(dāng)來自兩個(gè)不同電路的電流流經(jīng)一個(gè)公共阻抗時(shí)就會(huì)產(chǎn)生共阻抗耦合。最普通的例子是噪聲通過電源線進(jìn)入電路。一條穿過噪聲環(huán)境的導(dǎo)線可檢拾噪聲并把噪聲送到另外電路引起干擾。在數(shù)字電路中，最容易受影響的是復(fù)位線、中斷線和控制線。在高速數(shù)字電路中，時(shí)鐘電路通常是寬帶噪聲的最大產(chǎn)生源。很多電磁發(fā)射源，如光照、繼電器、DC電機(jī)和日光燈都可引起干擾。干擾的產(chǎn)生不是直接的（通過導(dǎo)體、公共阻抗耦合等）就是間接的（通過串?dāng)_或輻射耦合）。3． 對(duì)系統(tǒng)本身不產(chǎn)生干擾。1． 對(duì)其它系統(tǒng)不產(chǎn)生干擾。假若干擾不能完全消除，但也要使干擾減少到最小?，F(xiàn)在用更確定的詞“干擾兼容性”替代。高速PCB設(shè)計(jì)指南之五第一篇 DSP系統(tǒng)的降噪技術(shù) 隨著高速DSP（數(shù)字信號(hào)處理器）和外設(shè)的出現(xiàn)，新產(chǎn)品設(shè)計(jì)人員面臨著電磁干擾（EMI）日益嚴(yán)重的威脅。早期，把發(fā)射和干擾問題稱之為EMI或RFI（射頻干擾）。電磁兼容性（EMC）包含系統(tǒng)的發(fā)射和敏感度兩方面的問題。如果一個(gè)DSP系統(tǒng)符合下面三個(gè)條件，則該系統(tǒng)是電磁兼容的。2． 對(duì)其它系統(tǒng)的發(fā)射不敏感。干擾定義 當(dāng)干擾的能量使接收器處在不希望的狀態(tài)時(shí)引起干擾。電磁干擾的產(chǎn)生是通過導(dǎo)體和通過輻射。AC電源線、互連電纜、金屬電纜和子系統(tǒng)的內(nèi)部電路也都可能產(chǎn)生輻射或接收到不希望的信號(hào)。在快速DSP中，這些電路可產(chǎn)生高達(dá)300MHz的諧波失真，在系統(tǒng)中應(yīng)該把它們?nèi)サ?。傳?dǎo)性EMI 一種最明顯而往往被忽略的能引起電路中噪聲的路徑是經(jīng)過導(dǎo)體。設(shè)計(jì)人員必須避免導(dǎo)線撿拾噪聲和在噪聲產(chǎn)生引起干擾前，用去耦辦法除去噪聲。若電源本身或連接到電源的其它電路是干擾源，則在電源線進(jìn)入電路之前必須對(duì)其去耦。阻抗上的壓降由兩個(gè)電路決定。電路1的地電位被地電流2調(diào)制。輻射耦合經(jīng)輻射的耦合通稱串?dāng)_，串?dāng)_發(fā)生在電流流經(jīng)導(dǎo)體時(shí)產(chǎn)生電磁場，而電磁場在鄰近的導(dǎo)體中感應(yīng)瞬態(tài)電流。共模輻射或單極天線輻射是由無意的壓降引起的，它使電路中所有地連接抬高到系統(tǒng)地電位之上。為使CM輻射最小，必須用切合實(shí)際的設(shè)計(jì)使共模電流降到零。頻率——高頻產(chǎn)生更多的發(fā)射，周期性信號(hào)產(chǎn)生更多的發(fā)射。接地——對(duì)于電路設(shè)計(jì)沒有比可靠和完美的電源系統(tǒng)更重要的事情。有三種信號(hào)接地方法：單點(diǎn)、多點(diǎn)和混合。在高頻應(yīng)用中，最好采用多點(diǎn)接地。地線布局是關(guān)鍵的。PCB設(shè)計(jì)——適當(dāng)?shù)挠∷㈦娐钒澹≒CB）布線對(duì)防止EMI是至關(guān)重要的。高di/dt產(chǎn)生大范圍高頻電流，激勵(lì)部件和纜線輻射。降低噪聲的技術(shù)防止干擾有三種方法：1． 抑制源發(fā)射。 3． 使接收器對(duì)發(fā)射的敏感度盡量小。板級(jí)降噪技術(shù)包括板結(jié)構(gòu)、線路安排和濾波。而不是90。轉(zhuǎn)向會(huì)增加電容并導(dǎo)致傳輸線特性阻抗變化* 保持相鄰激勵(lì)線跡之間的間距大于線跡的寬度以使串?dāng)_最小* 時(shí)鐘信號(hào)環(huán)路面積應(yīng)盡量小* 高速線路和時(shí)鐘信號(hào)線要短和直接連接* 敏感的線跡不要與傳輸高電流快速開關(guān)轉(zhuǎn)換信號(hào)的線跡并行* 不要有浮空數(shù)字輸入，以防止不必要的開關(guān)轉(zhuǎn)換和噪聲產(chǎn)生* 避免在晶振和其它固有噪聲電路下面有供電線跡* 相應(yīng)的電源、地、信號(hào)和回路線跡要平行以消除噪聲* 保持時(shí)鐘線、總線和片使能與輸入/輸出線和連接器分隔* 路線時(shí)鐘信號(hào)正交I/O信號(hào)* 為使串?dāng)_最小，線跡用直角交叉和散置地線* 保護(hù)關(guān)鍵線跡（用4密耳到8密耳線跡以使電感最小，路線緊靠地板層，板層之間夾層結(jié)構(gòu)，保護(hù)夾層的每一邊都有地）濾波技術(shù)包括：* 對(duì)電源線和所有進(jìn)入PCB的信號(hào)進(jìn)行濾波* 在IC的每一個(gè)點(diǎn)原引腳用高頻低電感陶瓷電容（，）進(jìn)行去耦* 旁路模擬電路的所有電源供電和基準(zhǔn)電壓引腳* 旁路快速開關(guān)器件* 在器件引線處對(duì)電源/地去耦* 用多級(jí)濾波來衰減多頻段電源噪聲其它降噪設(shè)計(jì)技術(shù)有：* 把晶振安裝嵌入到板上并接地* 在適當(dāng)?shù)牡胤郊悠帘? 用串
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1