高速pcb設計指南之五(doc10)-經(jīng)營管理-展示頁
2024-08-26 15:16本頁面
【正文】 線的電流變化和電感會導致壓降，減小電感或電流隨時間的變化可使該壓降最小。 電源去耦 ——當器件開關時，在電源線上會產(chǎn)生瞬態(tài)電流，必須衰減和濾掉這些瞬態(tài)電流來自高 di/dt源的瞬態(tài)電流導致地和線跡 “發(fā)射 ”電壓。高頻數(shù)字電路和低電平模擬 電路的地回路絕對不能混合。混合接地是低頻用單點接地而高頻用多點接地的方法。在頻率低于1MHz時可采用單點接地方法，但不適于高頻。在所有 EMC問題中，主要問題是不適當?shù)慕拥匾鸬?。在高頻數(shù)字系統(tǒng)中，當器件開關時產(chǎn)生電流尖峰信號；在模擬系統(tǒng)中，當負載電流變化時產(chǎn)生電流尖峰信號。 影響 EMC的因數(shù) 電壓 ——電源電壓越高，意味著電壓振幅越大而發(fā) 射就更多，而低電源電壓影響敏感度。就電場大小而言，CM輻射是比 DM輻射更為嚴重的問題。 輻射發(fā)射 輻射發(fā)射有兩種基本類型：差分模式（ DM）和共模（ CM）。噪聲信號或 DC補償經(jīng)共地阻抗從電路 2耦合到電路 1。來自兩個電路的地電流流經(jīng)共地阻抗。 共阻抗耦合 當來自兩個不同電路的電流流經(jīng)一個公共阻抗時就會產(chǎn)生共阻抗耦合。最普通的例子是噪聲通過電源線進入電路。一條穿過噪聲環(huán)境的導線可檢拾噪聲并把噪聲送到另外電路引起干擾。在數(shù)字電路中，最容易受影響的是復位線、 中斷線和控制線。在高速數(shù)字電路中，時鐘電路通常是寬帶噪聲的最大產(chǎn)生源。很多電磁發(fā)射源，如光照、繼電器、 DC 電機和日光燈都可引起干擾。干擾的產(chǎn)生不是直接的（通過導體、公共阻抗耦合等）就是間接的（通過串擾或輻射耦合）。 3． 對系統(tǒng)本身不產(chǎn)生干擾 。 1． 對其它系統(tǒng)不產(chǎn)生干擾。假若干擾不能完全消除，但也要使干擾減少到最小?，F(xiàn)在用更確定的詞 “干擾兼容性 ”替代。 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 1 頁 共 11 頁 高速 PCB設計指南之五 第一篇 DSP 系統(tǒng)的降噪技術 隨著高速 DSP（數(shù)字信號處理器）和外設的出現(xiàn)，新產(chǎn)品設計人員面臨著電磁干擾（ EMI）日益嚴重的威脅。早期，把發(fā)射和干擾問題稱之為 EMI或 RFI（射頻干擾）。電磁兼容性（ EMC）包含系統(tǒng)的發(fā)射和敏感度兩方面的問題。如果一個 DSP 系統(tǒng)符合下面三個條件，則該系統(tǒng)是電磁兼容的。 2． 對其它系統(tǒng)的發(fā)射不敏感。 干擾定義 當干擾的能量使接收器處在不希望的狀態(tài)時引起干擾。電磁干擾的產(chǎn)生是通過導體和通過輻射。 AC 電源線、互連電纜、金屬電纜和子系統(tǒng)的內(nèi)部電路也都可能產(chǎn)生輻射或接收到不希望的信號。在快速 DSP 中，這些電路可產(chǎn)生高達 300MHz 的諧波失真，在系統(tǒng)中應該把它們?nèi)サ簟? 傳導性 EMI 一種最明顯而往往被忽略的能引起電路中噪聲的路徑是經(jīng)過導體。設計人員必須避免導線撿拾噪聲和在噪聲產(chǎn)生引起干擾前，用去耦辦法除去噪聲。若電源本身或連接到電源的其它電路是干擾源，則在電源線進入電路之前必須對其去耦。阻抗上的壓降由兩個電路決定。電路 1的地電位 被地電流 2調(diào)制。 輻射耦合 經(jīng)輻射的耦合通稱串擾，串擾發(fā)生在電流流經(jīng)導體時產(chǎn)生電磁場，而電磁場在鄰近的導體中感應瞬態(tài)電流。共模輻射或單極天線輻射是由無意的壓降引起的，它使電路中所有地連接抬高到系統(tǒng)地電位之上。為使 CM輻射最小，必須用切合實際的設計使共模 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 2 頁 共 11 頁 電流降到零。 頻率 ——高頻產(chǎn)生更多的發(fā)射，周期性信號產(chǎn)生更多的發(fā)射。 接地 ——對于電路設計沒有比可靠和完美的電源系統(tǒng)更重要的事情。有三種信號接地方法：單點、多點和混合。在高頻應用中，最好采用多點接地。地線布局是關鍵的。 PCB設計 ——適當?shù)挠∷㈦娐钒澹?PCB）布線對防止 EMI是至關重要的。高 di/dt產(chǎn)生大范圍高頻電流，激勵部件和纜線輻射。 降低噪聲的技術 防止干擾有三種方法： 1． 抑制源發(fā)射。 3． 使接收器對發(fā)射的敏感度盡量小。板級降噪技術包括板結(jié)構、線路安排和濾波。而不是 90。轉(zhuǎn)向會增加電容并導致傳輸線特性阻抗變化 * 保持相鄰激勵線跡之間的間距大于線跡的寬度以使串擾最小 * 時鐘信號環(huán)路面積應盡量小 * 高速線路和時鐘信號線要短和直接連接 * 敏感的線跡不要與傳輸高電流快速開關轉(zhuǎn)換信號的線跡并行 * 不要有浮空數(shù)字輸入，以防止不必要的開關轉(zhuǎn)換和噪聲產(chǎn)生 * 避免在晶振和其它固有噪聲電路下面有供電線跡 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 3 頁 共 11 頁 * 相應的電源、地、信號和回路線跡要平行以消除噪聲 * 保持 時鐘線、總線和片使能與輸入 /輸出線和連接器分隔 * 路線時鐘信號正交 I/O信號 * 為使串擾最小，線跡用直角交叉和散置地線 * 保護關鍵線跡（用 4密耳到 8密耳線跡以使電感最小，路線緊靠地板層，板層之間夾層結(jié)構，保護夾層的每一邊都有地） 濾波技術 包括： * 對電源線和所有進入 PCB的信號進行濾波 * 在 IC的每一個點原引腳用高頻低電感陶瓷電容（ 14MHz用 ，超過 15MHz用 ）進行去耦 * 旁路模擬電路的所有電源供電和基準電壓引腳 * 旁路快速開關器件 * 在器件引線處對電源 /地去耦 * 用多級濾波來衰減多頻段電源噪聲 其它降噪設計技 術有： * 把晶振安裝嵌入到板上并接地 * 在適當?shù)牡胤郊悠帘? * 用串聯(lián)終端使諧振和傳輸反射最小，負載和線之間的阻抗失配會導致信號部分反射，反射包括瞬時擾動和過沖，這會產(chǎn)生很大的 EMI * 安排鄰近地線緊靠信號線以便更有效地阻止出現(xiàn)電場 * 把去耦線驅(qū)動器和接收器適當?shù)胤胖迷诰o靠實際的 I/O 接口處，這可降低到 PCB 其它電路的耦合，并使輻射和敏感度降低 * 對有干擾的引線進行屏蔽和絞在一起以消除 PCB上的相互耦合 * 在感性負載上用箝位二極管 EMC是 DSP 系統(tǒng)設計所要考慮的重要問題，應采用適當?shù)慕翟爰夹g使 DSP 系統(tǒng)符合 EMC要求 中國最大的管理資料下載中心 (
公司管理相關推薦
鄂ICP備17016276號-1