高速pcb設(shè)計(jì)指南之五-全文預(yù)覽
【正文】 藕電容。PCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?。如有可能，接地線的寬度應(yīng)大于3mm。要盡量加大線性電路的接地面積。（2）數(shù)字地與模擬地分開(kāi)。電子產(chǎn)品中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。焊盤(pán)太大易形成虛焊。此外，盡量避免使用大面積銅箔，否則，長(zhǎng)時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。當(dāng)然，只要允許，還是盡可能用寬線，尤其是電源線和地線。（2）印制板導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過(guò)它們的電流值決定。長(zhǎng)寬雙為3:2或4:3。一般電路應(yīng)盡可能使元器件平行排列。（2）以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局。若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便調(diào)節(jié)的地方；若是機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。（3）重量超過(guò)15g的元器件，應(yīng)當(dāng)用支架加以固定，然后焊接。（1）盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。在確定特殊元件的位置時(shí)要遵守以下原則：首先，要考慮PCB尺寸大小。為了設(shè)計(jì)質(zhì)量好、造價(jià)低的PCB，應(yīng)遵循以下的一般性原則：實(shí)踐證明，即使電路原理圖設(shè)計(jì)正確，印制電路板設(shè)計(jì)不當(dāng)，也會(huì)對(duì)電子產(chǎn)品的可靠性產(chǎn)生不利影響。印制電路板（PCB）是電子產(chǎn)品中電路元件和器件的支撐件。板結(jié)構(gòu)降噪技術(shù)包括：* 采用地和電源平板* 平板面積要大，以便為電源去耦提供低阻抗* 使表面導(dǎo)體最少* 采用窄線條（4到8密耳）以增加高頻阻尼和降低電容耦合* 分開(kāi)數(shù)字、模擬、接收器、發(fā)送器地/電源線* 根據(jù)頻率和類型分隔PCB上的電路* 不要切痕PCB，切痕附近的線跡可能導(dǎo)致不希望的環(huán)路* 采用多層板密封電源和地板層之間的線跡* 避免大的開(kāi)環(huán)板層結(jié)構(gòu)* PCB聯(lián)接器接機(jī)殼地，這為防止電路邊界處的輻射提供屏蔽* 采用多點(diǎn)接地使高頻地阻抗低* 保持地引腳短于波長(zhǎng)的1/20,以防止輻射和保證低阻抗線路安排降噪技術(shù)包括用45。 2． 使耦合通路盡可能地?zé)o效。電源去耦——當(dāng)器件開(kāi)關(guān)時(shí)，在電源線上會(huì)產(chǎn)生瞬態(tài)電流，必須衰減和濾掉這些瞬態(tài)電流來(lái)自高di/dt源的瞬態(tài)電流導(dǎo)致地和線跡“發(fā)射”電壓?；旌辖拥厥堑皖l用單點(diǎn)接地而高頻用多點(diǎn)接地的方法。在所有EMC問(wèn)題中，主要問(wèn)題是不適當(dāng)?shù)慕拥匾鸬摹Ｓ绊慐MC的因數(shù)電壓——電源電壓越高，意味著電壓振幅越大而發(fā)射就更多，而低電源電壓影響敏感度。輻射發(fā)射 輻射發(fā)射有兩種基本類型：差分模式（DM）和共模（CM）。來(lái)自兩個(gè)電路的地電流流經(jīng)共地阻抗。最普通的例子是噪聲通過(guò)電源線進(jìn)入電路。在數(shù)字電路中，最容易受影響的是復(fù)位線、中斷線和控制線。很多電磁發(fā)射源，如光照、繼電器、DC電機(jī)和日光燈都可引起干擾。3． 對(duì)系統(tǒng)本身不產(chǎn)生干擾。假若干擾不能完全消除，但也要使干擾減少到最小。高速PCB設(shè)計(jì)指南之五第一篇 DSP系統(tǒng)的降噪技術(shù) 隨著高速DSP（數(shù)字信號(hào)處理器）和外設(shè)的出現(xiàn)，新產(chǎn)品設(shè)計(jì)人員面臨著電磁干擾（EMI）日益嚴(yán)重的威脅。電磁兼容性（EMC）包含系統(tǒng)的發(fā)射和敏感度兩方面的問(wèn)題。2． 對(duì)其它系統(tǒng)的發(fā)射不敏感。電磁干擾的產(chǎn)生是通過(guò)導(dǎo)體和通過(guò)輻射。在快速DSP中，這些電路可產(chǎn)生高達(dá)300MHz的諧波失真，在系統(tǒng)中應(yīng)該把它們?nèi)サ?。設(shè)計(jì)人員必須避免導(dǎo)線撿拾噪聲和在噪聲產(chǎn)生引起干擾前，用去耦辦法除去噪聲。阻抗上的壓降由兩個(gè)電路決定。輻射耦合經(jīng)輻射的耦合通稱串?dāng)_，串?dāng)_發(fā)生在電流流經(jīng)導(dǎo)體時(shí)產(chǎn)生電磁場(chǎng)，而電磁場(chǎng)在鄰近的導(dǎo)體中感應(yīng)瞬態(tài)電流。為使CM輻射最小，必須用切合實(shí)際的設(shè)計(jì)使共模電流降到零。接地——對(duì)于電路設(shè)計(jì)沒(méi)有比可靠和完美的電源系統(tǒng)更重要的事情。在高頻應(yīng)用中，最好采用多點(diǎn)接地。PCB設(shè)計(jì)——適當(dāng)?shù)挠∷㈦娐钒澹≒CB）布線對(duì)防止EMI是至關(guān)重要的。降低噪聲的技術(shù)防止干擾有三種方法：1． 抑制源發(fā)射。板級(jí)降噪技術(shù)包括板結(jié)構(gòu)、線路安排和濾波。轉(zhuǎn)向會(huì)增加電容并導(dǎo)致傳輸線特性阻抗變化* 保持相鄰激勵(lì)線跡之間的間距大于線跡的寬度以使串?dāng)_最小* 時(shí)鐘信號(hào)環(huán)路面積應(yīng)盡量小* 高速線路和時(shí)鐘信號(hào)線要短和直接連接* 敏感的線跡不要與傳輸高電流快速開(kāi)關(guān)轉(zhuǎn)換信號(hào)的線跡并行* 不要有浮空數(shù)字輸入，以防止不必要的開(kāi)關(guān)轉(zhuǎn)換和噪聲產(chǎn)生* 避免在晶振和其它固有噪聲電路下面有供電線跡* 相應(yīng)的電源、地、信號(hào)和回路線跡要平行以消除噪聲* 保持時(shí)鐘線、總線和片使能與輸入/輸出線和連接器分隔* 路線時(shí)鐘信號(hào)正交I/O信號(hào)* 為使串?dāng)_最小，線跡用直角交叉和散置地線* 保護(hù)關(guān)鍵線跡（用4密耳到8密耳線跡以使電感最小，路線緊靠地板層，板層之間夾層結(jié)構(gòu)，保護(hù)夾層的每一邊都有地）濾波技術(shù)包括：* 對(duì)電源線和所有進(jìn)入PCB的信號(hào)進(jìn)行濾波* 在IC的每一個(gè)點(diǎn)原引腳用高頻低電感陶瓷電容（，）進(jìn)行去耦* 旁路模擬電路的所有電源供電和基準(zhǔn)電壓引腳* 旁路快速開(kāi)關(guān)器件* 在器件引線處對(duì)電源/地去耦* 用多級(jí)濾波來(lái)衰減多頻段電源噪聲其它降噪設(shè)計(jì)技術(shù)有：* 把晶振安裝嵌入到板上并接地* 在適當(dāng)?shù)牡胤郊悠帘? 用串聯(lián)終端使諧振和傳輸反射最小，負(fù)載和線之間的阻抗失配會(huì)導(dǎo)致信號(hào)部分反射，反射包括瞬時(shí)擾動(dòng)和過(guò)沖，這會(huì)產(chǎn)生很大的EMI* 安排鄰近地線緊靠信號(hào)線以便更有效地阻止出現(xiàn)電場(chǎng)* 把去耦線驅(qū)動(dòng)器和接收器適當(dāng)?shù)胤胖迷诰o靠實(shí)際的I/O接口處，這可降低到PCB其它電路的耦合，并使輻射和敏感度降低
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1