【正文】 的支撐件。 2． 使耦合通路盡可能地?zé)o效。混合接地是低頻用單點(diǎn)接地而高頻用多點(diǎn)接地的方法。影響EMC的因數(shù)電壓——電源電壓越高，意味著電壓振幅越大而發(fā)射就更多，而低電源電壓影響敏感度。來自兩個(gè)電路的地電流流經(jīng)共地阻抗。在數(shù)字電路中，最容易受影響的是復(fù)位線、中斷線和控制線。3． 對(duì)系統(tǒng)本身不產(chǎn)生干擾。高速PCB設(shè)計(jì)指南之五第一篇 DSP系統(tǒng)的降噪技術(shù) 隨著高速DSP（數(shù)字信號(hào)處理器）和外設(shè)的出現(xiàn)，新產(chǎn)品設(shè)計(jì)人員面臨著電磁干擾（EMI）日益嚴(yán)重的威脅。2． 對(duì)其它系統(tǒng)的發(fā)射不敏感。在快速DSP中，這些電路可產(chǎn)生高達(dá)300MHz的諧波失真，在系統(tǒng)中應(yīng)該把它們?nèi)サ?。阻抗上的壓降由兩個(gè)電路決定。為使CM輻射最小，必須用切合實(shí)際的設(shè)計(jì)使共模電流降到零。在高頻應(yīng)用中，最好采用多點(diǎn)接地。降低噪聲的技術(shù)防止干擾有三種方法：1． 抑制源發(fā)射。轉(zhuǎn)向會(huì)增加電容并導(dǎo)致傳輸線特性阻抗變化* 保持相鄰激勵(lì)線跡之間的間距大于線跡的寬度以使串?dāng)_最小* 時(shí)鐘信號(hào)環(huán)路面積應(yīng)盡量小* 高速線路和時(shí)鐘信號(hào)線要短和直接連接* 敏感的線跡不要與傳輸高電流快速開關(guān)轉(zhuǎn)換信號(hào)的線跡并行* 不要有浮空數(shù)字輸入，以防止不必要的開關(guān)轉(zhuǎn)換和噪聲產(chǎn)生* 避免在晶振和其它固有噪聲電路下面有供電線跡* 相應(yīng)的電源、地、信號(hào)和回路線跡要平行以消除噪聲* 保持時(shí)鐘線、總線和片使能與輸入/輸出線和連接器分隔* 路線時(shí)鐘信號(hào)正交I/O信號(hào)* 為使串?dāng)_最小，線跡用直角交叉和散置地線* 保護(hù)關(guān)鍵線跡（用4密耳到8密耳線跡以使電感最小，路線緊靠地板層，板層之間夾層結(jié)構(gòu)，保護(hù)夾層的每一邊都有地）濾波技術(shù)包括：* 對(duì)電源線和所有進(jìn)入PCB的信號(hào)進(jìn)行濾波* 在IC的每一個(gè)點(diǎn)原引腳用高頻低電感陶瓷電容（，）進(jìn)行去耦* 旁路模擬電路的所有電源供電和基準(zhǔn)電壓引腳* 旁路快速開關(guān)器件* 在器件引線處對(duì)電源/地去耦* 用多級(jí)濾波來衰減多頻段電源噪聲其它降噪設(shè)計(jì)技術(shù)有：* 把晶振安裝嵌入到板上并接地* 在適當(dāng)?shù)牡胤郊悠帘? 用串聯(lián)終端使諧振和傳輸反射最小，負(fù)載和線之間的阻抗失配會(huì)導(dǎo)致信號(hào)部分反射，反射包括瞬時(shí)擾動(dòng)和過沖，這會(huì)產(chǎn)生很大的EMI* 安排鄰近地線緊靠信號(hào)線以便更有效地阻止出現(xiàn)電場(chǎng)* 把去耦線驅(qū)動(dòng)器和接收器適當(dāng)?shù)胤胖迷诰o靠實(shí)際的I/O接口處，這可降低到PCB其它電路的耦合，并使輻射和敏感度降低* 對(duì)有干擾的引線進(jìn)行屏蔽和絞在一起以消除PCB上的相互耦合* 在感性負(fù)載上用箝位二極管EMC是DSP系統(tǒng)設(shè)計(jì)所要考慮的重要問題，應(yīng)采用適當(dāng)?shù)慕翟爰夹g(shù)使DSP系統(tǒng)符合EMC要求第二篇 PowerPCB在印制電路板設(shè)計(jì)中的應(yīng)用技術(shù)作者 :中國(guó)船舶工業(yè)總公司第七0七研究所 谷健要使電子電路獲得最佳性能，元器件的布局及導(dǎo)線的布設(shè)是很重要的。（4）對(duì)于電位器、可調(diào)電感線圈、可變電容器、微動(dòng)開關(guān)等可調(diào)元件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求。（1）按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說明。當(dāng)工作頻率在1～10MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。因此應(yīng)將接地線盡量加粗，使它能通過三倍于印制電路板的允許電流。（2），如遇印制板空隙不夠，可每4～8個(gè)芯片布置一個(gè)1～10pF的鉭電容。其約束驅(qū)動(dòng)的設(shè)計(jì)方法可以減少產(chǎn)品完成時(shí)間。四、 PowerPCB使用技巧所以，它的原理圖中沒有能夠?qū)⒁桓姎膺B線斷開的功能，也不能隨意將一根電氣連線在某個(gè)位置停止，它要保證每一根電氣連線都要有起始管腳和終止管腳，或是接在軟件提供的連接器上，以供不同頁(yè)面間的信息傳輸。但是，要注意的是，進(jìn)入ECO方式時(shí)要選擇“寫ECO文件”選項(xiàng)，而只有退出ECO方式，才會(huì)進(jìn)行寫ECO文件操作。PowerPCB提供了一個(gè)很好用的功能就是自動(dòng)推擠。所以，如果的NC管腳，必須將它們從“SINGAL_PINS”中刪除掉，或者說，你根本無需理睬它，不用作任何特殊的定義。這樣，與PCB封裝對(duì)應(yīng)連線時(shí)會(huì)感到比較便于識(shí)別。如果需要的話，我們應(yīng)該首先對(duì)表面貼器件進(jìn)行扇入，扇出操作，然后再進(jìn)行布線，這是因?yàn)槿绻覀冎皇窃谧詣?dòng)布線的設(shè)置文件中選擇了要作扇入，扇出操作，軟件會(huì)在布線的過程中進(jìn)行這項(xiàng)操作，這時(shí)，拉出的線就會(huì)曲曲折折，而且比較長(zhǎng)。但是，由于軟件修改升級(jí)的版本的差別，有時(shí)兩個(gè)軟件對(duì)器件名稱的定義不一致，會(huì)造成網(wǎng)表傳輸錯(cuò)誤。在RF設(shè)計(jì)中，互連點(diǎn)處的電磁特性是工程設(shè)計(jì)面臨的主要問題之一，本文介紹上述三類互連設(shè)計(jì)的各種技巧，內(nèi)容涉及器件安裝方法、布線的隔離以及減少引線電感的措施等等。 盡管由于數(shù)字系統(tǒng)只處理1和0信號(hào)并具有非常好的容錯(cuò)性，但是高速脈沖上升時(shí)產(chǎn)生的諧波會(huì)導(dǎo)致頻率越高信號(hào)越弱。此方法包括對(duì)絕緣材料的有效管理以及對(duì)有源信號(hào)線和地線進(jìn)行隔離，尤其在狀態(tài)發(fā)生跳變的信號(hào)線和地之間更要進(jìn)行間隔。 無論此方案是否有效，與會(huì)人員都非常清楚：就高頻應(yīng)用而言，IC設(shè)計(jì)技術(shù)已遠(yuǎn)遠(yuǎn)領(lǐng)先于PCB設(shè)計(jì)技術(shù)。高頻環(huán)境下，最好使用表面安裝組件。8. 阻焊層可防止焊錫膏的流動(dòng)。 此外，還可以采用其他解決方案，如改進(jìn)計(jì)算機(jī)型，使之具備RF效應(yīng)處理能力。當(dāng)然，這種不匹配也會(huì)導(dǎo)致回?fù)p，必須最大程度減小這種不匹配以避免產(chǎn)生噪音和信號(hào)干擾。11 / 1