高速pcb設(shè)計(jì)指南之五(文件)
【正文】 第三篇 PCB互連設(shè)計(jì)過程中最大程度降低RF效應(yīng)的基本方法 電路板系統(tǒng)的互連包括：芯片到電路板、PCB板內(nèi)互連以及PCB與外部器件之間的三類互連。這種高頻信號(hào)技術(shù)雖然遠(yuǎn)遠(yuǎn)超出毫米波技術(shù)范圍(30GHz)，但的確也涉及RF和低端微波技術(shù)。 高回?fù)p有兩種負(fù)面效應(yīng)：1. 信號(hào)反射回信號(hào)源會(huì)增加系統(tǒng)噪聲，使接收機(jī)更加難以將噪聲和信號(hào)區(qū)分開來；2. 任何反射信號(hào)基本上都會(huì)使信號(hào)質(zhì)量降低，因?yàn)檩斎胄盘?hào)的形狀出現(xiàn)了變化。建議數(shù)字系統(tǒng)最高頻率處(通常是較差數(shù)據(jù)點(diǎn))的回?fù)p總值為25dB。降低回?fù)p的主要方法是進(jìn)行阻抗匹配。一、芯片到PCB板間的互連 Pentium IV以及包含大量輸入/輸出互連點(diǎn)的高速芯片已經(jīng)面世。會(huì)議上提出了一個(gè)創(chuàng)新的解決方案，即采用芯片內(nèi)部的本地?zé)o線發(fā)射器將數(shù)據(jù)傳送到鄰近的電路板上。這種方法有利于對(duì)絕緣材料與鄰近布線之間的電磁場(chǎng)進(jìn)行有效管理。4. 突出引線存在抽頭電感，要避免使用有引線的組件。6. 要提供豐富的接地層。此外，這種高可焊涂層所需引線較少，有助于減少環(huán)境污染。 如果你不熟悉這些方法，可向曾從事過軍用微波電路板設(shè)計(jì)的經(jīng)驗(yàn)豐富的設(shè)計(jì)工程師咨詢?，F(xiàn)在要盡量對(duì)那些不熟悉RF效應(yīng)、缺乏處理RF效應(yīng)經(jīng)驗(yàn)的年輕工程師進(jìn)行培養(yǎng)，這將會(huì)是一項(xiàng)長(zhǎng)期工作。 另外，看一下圖4中給出的電磁場(chǎng)。這就引入了某些邊緣效應(yīng)，需在設(shè)計(jì)時(shí)了解、預(yù)測(cè)并加以考慮。由于阻抗隨頻率變化，頻率越高，阻抗管理越難。無論以后會(huì)發(fā)生什么令人激動(dòng)的創(chuàng)新，我都認(rèn)為帶寬將會(huì)越來越高，而采用高頻信號(hào)技術(shù)就是實(shí)現(xiàn)這種帶寬不斷增長(zhǎng)的前提。本文總結(jié) PCB平臺(tái)技術(shù)需要不斷改進(jìn)以達(dá)到集成電路設(shè)計(jì)人員的要求。 電路板內(nèi)阻抗問題的管理并不是一個(gè)可以忽略的設(shè)計(jì)問題。在同軸電纜中，地線層是環(huán)形交織的，并且間隔均勻。三、PCB與外部裝置互連 現(xiàn)在可以認(rèn)為我們解決了板上以及各個(gè)分立組件互連上的所有信號(hào)管理問題。例如，采用背面覆銅共面(copperbacked coplanar)微帶設(shè)計(jì)比帶狀線設(shè)計(jì)更為經(jīng)濟(jì)，你可就此同他們進(jìn)行討論以便得到更好的建議。但是，由于厚度不確定性和絕緣性能的未知性，整個(gè)板表面都覆蓋阻焊材料將會(huì)導(dǎo)致微帶設(shè)計(jì)中的電磁能量的較大變化。7. 要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進(jìn)行電鍍。5. 對(duì)信號(hào)過孔而言，要避免在敏感板上使用過孔加工(pth)工藝，因?yàn)樵摴に嚂?huì)導(dǎo)致過孔處產(chǎn)生引線電感。要考慮規(guī)定線寬總誤差為+/、對(duì)布線形狀的下切(undercut)和橫斷面進(jìn)行管理并指定布線側(cè)壁電鍍條件。二、PCB板內(nèi)互連 進(jìn)行高頻PCB設(shè)計(jì)的技巧和方法如下：1. 傳輸線拐角要采用45176。在最近GHz互連研討會(huì)( .)上，最令人激動(dòng)之處在于：處理I/O數(shù)量和頻率不斷增長(zhǎng)問題的方法已經(jīng)廣為人知。 由于互連點(diǎn)是電路鏈上最為薄弱的環(huán)節(jié)，在RF設(shè)計(jì)中，互連點(diǎn)處的電磁性質(zhì)是工程設(shè)計(jì)面臨的主要問題，要考察每個(gè)互連點(diǎn)并解決存在的問題。對(duì)于RF PCB而言，高速信號(hào)有時(shí)會(huì)限制PCB設(shè)計(jì)的小型化。盡管前向糾錯(cuò)技術(shù)可以消除一些負(fù)面效應(yīng)，但是系統(tǒng)的部分帶寬用于傳輸冗余數(shù)據(jù)，從而導(dǎo)致系統(tǒng)性能的降低。這些電磁場(chǎng)能在相鄰信號(hào)線或PCB線上感生信號(hào)，導(dǎo)致令人討厭的串?dāng)_(干擾及總噪聲)，并且會(huì)損害系統(tǒng)性能。 目前有跡象表明，印刷電路板設(shè)計(jì)的頻率越來越高。注意，轉(zhuǎn)光繪文件時(shí)要先預(yù)覽一下，預(yù)覽中的圖形就是你要的光繪輸出的圖形，所以要看仔細(xì)，以防出錯(cuò)。不注意的是，轉(zhuǎn)走線時(shí)要將LINE,TEXT去掉（除非你要在線路上做銅字）?，F(xiàn)在，我們用PowerPCB直接生產(chǎn)光繪文件給廠家就可以了。要避免這種錯(cuò)誤的發(fā)生，最好專門建一個(gè)存放ViewDraw與PowerPCB對(duì)應(yīng)器件的庫，當(dāng)然這只是針對(duì)于一部分不匹配的器件來說的。當(dāng)然，PADS中有自動(dòng)標(biāo)注功能，可以對(duì)畫好的印制板進(jìn)行尺寸標(biāo)注，自動(dòng)顯示出板框或定位孔的位置。所以，我們可以在布局完成后，先進(jìn)入自動(dòng)布線器，在設(shè)置文件中只選擇扇入，扇出操作，不選擇其它布線選項(xiàng)，這樣從表面貼器件拉出來的線比較短，也比較整齊?，F(xiàn)在，由于小型化的需求，表面貼器件得到越來越多的應(yīng)用。三極管的封裝變化很多，當(dāng)自己建三極管的庫時(shí)，我們往往會(huì)發(fā)現(xiàn)原理圖的網(wǎng)表傳到PCB中后，與自己希望的連接不一致。我們用的器件中，有的管腳本身就是空腳，標(biāo)志為NC。但是電源和地的新符號(hào)，必須在軟件自帶的庫中添加，否則它不會(huì)認(rèn)為你建的符號(hào)是電源。這種情況可以將定位孔器件設(shè)為非ECO注冊(cè)的即可。當(dāng)我們手動(dòng)布線時(shí)，印制板在我們的完全控制之下，打開自動(dòng)推擠的功能，會(huì)感到非常的方便。第25層包含了地電信息，主要指電層的焊盤要比正常的焊盤大20mil左右的安全距離，保證金屬化過孔之后，不會(huì)有信號(hào)與地電相連。PowerPCB中對(duì)電源層和地層的設(shè)置有兩種選擇，CAM Plane和Split/Mixed。這是它防止錯(cuò)誤發(fā)生的一種手段，其實(shí)，也是我們應(yīng)該遵守的一種規(guī)范化的原理圖輸入方式。所以，本文就此類應(yīng)用和培訓(xùn)教材上沒有講到，而我們應(yīng)用較多的一些技術(shù)技巧作了論述。你可以對(duì)每一個(gè)信號(hào)定義安全間距、布線規(guī)則以及高速電路的設(shè)計(jì)規(guī)則，并將這些規(guī)劃層次化的應(yīng)用到板上、每一層上、每一類網(wǎng)絡(luò)上、每一個(gè)網(wǎng)絡(luò)上、每一組網(wǎng)絡(luò)上、每一個(gè)管腳對(duì)上，以確保布局布線設(shè)計(jì)的正確性。（2）CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要接地或接正電源。（3）對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1