【正文】 　　VHDL 語言具有強(qiáng)大的語言結(jié)構(gòu), 只需采用簡(jiǎn)單明確的VHDL語言程序就可以描述十分復(fù)雜的硬件電路。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。采用記憶顯示的方法，即在測(cè)量過程中不刷新數(shù)據(jù)，等數(shù)據(jù)過程結(jié)束后才顯示測(cè)量結(jié)果，給出待測(cè)信號(hào)的頻率值，并保存到下一次測(cè)量結(jié)束，顯示時(shí)間不少于1秒。數(shù)字頻率計(jì)的關(guān)鍵組成部分包括測(cè)頻控制信號(hào)發(fā)生器、計(jì)數(shù)器、鎖存器、譯碼驅(qū)動(dòng)電路和顯示電路，其原理框圖如圖1. 1所示。閘門時(shí)間越短，測(cè)得的頻率值刷新就越快，但測(cè)得的頻率精度就受影響。閘門時(shí)間可以根據(jù)需要取值，大于或小于1S都可以。頻率計(jì)的基本原理是用一個(gè)頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時(shí)鐘，對(duì)比測(cè)量其他信號(hào)的頻率。 設(shè)計(jì)原理我們都知道，頻率信號(hào)易于傳輸，抗干擾性強(qiáng)，可以獲得較好的測(cè)量精度。(2) 根據(jù)數(shù)字頻率計(jì)的基本原理，本文設(shè)計(jì)方案的基本思想是分為三個(gè)模塊來實(shí)現(xiàn)其功能，即時(shí)基產(chǎn)生與測(cè)頻時(shí)序控制電路模塊、待測(cè)信號(hào)脈沖計(jì)數(shù)電路模塊和鎖存與譯碼顯示控制電路模塊，并且分別用VHDL對(duì)其進(jìn)行編程，實(shí)現(xiàn)計(jì)數(shù)電路、鎖存電路、顯示電路等。關(guān)鍵詞：VHDL 數(shù)字頻率計(jì) EDA MAX+PLUSⅡ 基于VHDL的數(shù)字頻率計(jì)的設(shè)計(jì)第一章 概述 設(shè)計(jì)概述所謂頻率，就是周期信號(hào)在單位時(shí)間（1s）里變化的次數(shù)。仿真波形與分析結(jié)果表明，所設(shè)計(jì)的電路通過硬件仿真能夠滿足數(shù)字頻率計(jì)的功能要求，具有理論與實(shí)踐意義，實(shí)現(xiàn)了電子電路自動(dòng)化的過程。數(shù)字頻率計(jì)模塊劃分的設(shè)計(jì)具有相對(duì)獨(dú)立性，可以對(duì)模塊單獨(dú)進(jìn)行設(shè)計(jì)、調(diào)試和修改，縮短了設(shè)計(jì)周期?；赩HDL的數(shù)字頻率計(jì)的設(shè)計(jì)目 錄第一章 概述 1 設(shè)計(jì)概述 1 1 設(shè)計(jì)原理 1 設(shè)計(jì)功能 2第二章 技術(shù)與開發(fā)工具 3 VHDL簡(jiǎn)介 3 3 VHDL程序組成部分 4 VHDL系統(tǒng)優(yōu)勢(shì) 4 MAX+PLUSⅡ 5 軟件簡(jiǎn)介 5 軟件組成 6 7第三章 系統(tǒng)分析 8 8 模塊的劃分 8 9第四章 各功能模塊基于VHDL的設(shè)計(jì) 10 時(shí)基產(chǎn)生與測(cè)頻時(shí)序控制電路模塊的VHDL源程序 10 待測(cè)信號(hào)脈沖計(jì)數(shù)電路模塊的VHDL源程序 11 十進(jìn)制加法計(jì)數(shù)器的VHDL源程序 11 12 鎖存與譯碼顯示控制電路模塊的VHDL源程序 13 譯碼顯示電路的VHDL源程序 13 鎖存與譯碼顯示控制模塊的VHDL源程序 14 頂層電路的VHDL源程序 16第五章 數(shù)字頻率計(jì)波形仿真 18 時(shí)基產(chǎn)生與測(cè)頻時(shí)序控制電路模塊的仿真 18 待測(cè)信號(hào)脈沖計(jì)數(shù)電路模塊的仿真 18 十進(jìn)制加法計(jì)數(shù)器的仿真 18 19 鎖存與譯碼顯示控制電路模塊的仿真 19 譯碼顯示電路的仿真 19 鎖存與譯碼顯示控制模塊的仿真 20 數(shù)字頻率計(jì)系統(tǒng)的仿真 20結(jié)論 22參考文獻(xiàn) 23摘要本文介紹了一種自頂向下分層設(shè)計(jì)多功能數(shù)字頻率計(jì)的設(shè)計(jì)方法。該頻率計(jì)采用VHDL硬件描述語言編程以MAX+PLUSⅡ?yàn)殚_發(fā)環(huán)境，極大地減少了硬件資源的占用。該數(shù)字頻率計(jì)的測(cè)量范圍為lHz～1MHz，響應(yīng)時(shí)間小于等于15秒；其測(cè)試結(jié)果由4只七段數(shù)碼管穩(wěn)定顯示，測(cè)量誤差小于等于1％ 。數(shù)字頻率計(jì)模塊劃分的設(shè)計(jì)具有相對(duì)獨(dú)立性，可以對(duì)模塊單獨(dú)進(jìn)行設(shè)計(jì)、調(diào)試和修改，縮短了設(shè)計(jì)周期。本數(shù)字頻率計(jì)的設(shè)計(jì)思路是：(1) 根據(jù)頻率計(jì)的測(cè)頻原理，可以選擇合適的時(shí)基信號(hào)對(duì)輸入被測(cè)信號(hào)脈沖進(jìn)行計(jì)數(shù)，實(shí)現(xiàn)測(cè)頻的目的。 設(shè)計(jì)內(nèi)容分析數(shù)字頻率計(jì)的功能，完成功能模塊的劃分，分別用VHDL語言完成底層模塊的設(shè)計(jì)和以原理圖的方法完成頂層模塊的設(shè)計(jì)，分別對(duì)各個(gè)模塊以及頂層模塊進(jìn)行仿真分析，最后在硬件開發(fā)平臺(tái)上進(jìn)行測(cè)試。因此，頻率檢測(cè)是電子測(cè)量領(lǐng)域最基本的測(cè)量之一。通常情況下計(jì)算每秒內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)，即閘門時(shí)間為1s。閘門時(shí)間越長(zhǎng)，得到的頻率值就越準(zhǔn)確，但閘門時(shí)間越長(zhǎng)，則每測(cè)一次頻率的間隔就越長(zhǎng)。一般取1s作為閘門時(shí)間。計(jì)數(shù)器鎖存器譯碼驅(qū)動(dòng)電路數(shù)碼管顯示測(cè)頻控制信號(hào)發(fā)生器 原理框圖待測(cè)信號(hào) 設(shè)計(jì)功能 四位十進(jìn)制數(shù)字頻率計(jì)用四組七段譯碼顯示的數(shù)字頻率計(jì)，其頻率測(cè)量范圍為1Hz～10kHz。第二章 技術(shù)與開發(fā)工具 VHDL簡(jiǎn)介 簡(jiǎn)介VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。VHDL 語言能夠成為標(biāo)準(zhǔn)化的硬件描述語言并獲得廣泛應(yīng)用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點(diǎn)。同時(shí)，它還具有多層次的電路設(shè)計(jì)描述功能。VHDL 語言設(shè)計(jì)方法靈活多樣 , 既支持自頂向下的設(shè)計(jì)方式, 也支持自底向上的設(shè)計(jì)方法。 (2) VHDL語言具有強(qiáng)大的硬件描述能力 　　VHDL語言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級(jí)電路 , 也可以描述門級(jí)電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。VHDL語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。 (3) VHDL語言具有很強(qiáng)的移植能力 　　VHDL語言很強(qiáng)的移植能力主要體現(xiàn)在: 對(duì)于同一個(gè)硬件電路的 VHDL 語言描述，它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問題。 (5) VHDL語言程序易于共享和復(fù)用 　　VHDL語言采用基于庫(library)的設(shè)計(jì)方法。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放在庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。各組成部分的作用是：(1) 實(shí)體 用于描述所設(shè)計(jì)的系統(tǒng)的外部接口信號(hào)。(3) 配置 用于從庫中選取不同單元（器件）來組成系統(tǒng)設(shè)計(jì)的不同版本。(5) 庫 存放已經(jīng)編譯了的實(shí)體、構(gòu)造體、包集合和配置。 VHDL系統(tǒng)優(yōu)勢(shì)(1) 與其他的硬件描述語言相比，VHDL具有