基于vhdl數(shù)字頻率計的設計開題報告-展示頁
2024-11-29 22:31本頁面
【正文】 擾，從而由 FPGA 對其進行計數(shù)處理。這是本課題研究的核心內容，通過 VHDL 編程使 FPGA完成對被測信號、標準信號的計數(shù)，及相應的數(shù)據(jù)處理從而求出被測信號的頻率，由外部顯示模塊顯示輸出。同時對于頻率精度要求不高的場合 , 可以修改源程序 , 使之 可以用較小的器件實現(xiàn) , 從而降低系統(tǒng)的 整體造價 。又由于數(shù)字頻率計最初的實現(xiàn)形式是用硬件描述語言寫成的程序 , 具有通用性和可重用性 。 以E D A 工具作為開發(fā)平臺，運用 V H D L 語言，將使整個系統(tǒng)大大簡化，從而提高整體的性能和可靠性。但由于單片機工作頻率的限制、單片機內部計數(shù)器位數(shù)的限制等因素 , 由單片機控制的頻率測量系統(tǒng)無法在頻率測量范圍、頻率測量精度和頻率測量速度上取得重大突破。 后來隨著單片機的大規(guī)模的應用 , 出現(xiàn)了不少用單片機控制的頻率測量系統(tǒng)。 許多物理量的測量 , 如振動、轉速等的測量都涉及到或可以轉化為頻率的測量， 并且與許多電參量的測量方案、測量結果都有十分密切的關系，因此，頻率的測量就顯得更為重要。 在數(shù)字電路中，頻率計屬于時序電路，它主要由具有記憶功能的觸發(fā)器構成。 （論文）資料，與畢業(yè)設計（論文）一同存檔。 ， 用 A4 紙 打印。（論文）開題報告 題 目 基于 VHDL 數(shù)字頻率計的設計 學 院 名 稱 機械電子工程學院 專業(yè)班 級 測控技術與儀器 20201 班 學生姓 名 學 號 指 導 教 師 填表時間： 2020 年 3 月 17 日 （注意：填表時間要與大綱要求相一致） 填表說明 （論文）答辯委員會對學生答辯資格審查的依據(jù)材料之一。 師指導下，由學生在畢業(yè)設計（論文）工作前期完成，經(jīng)指導教師簽署意見、相關系主任審查后生效。 8 篇， 其中應有適當?shù)耐馕馁Y料（一般不少于 2 篇） 。 設計（論文） 題目 基于 VHDL 數(shù)字頻率計的設計 設計（論文） 類型（劃“√”） 工程設計 應用研究 開發(fā)研究 基礎研究 其它 √ 一、 本課題的研究目的和意義 數(shù)字頻率計是電子設計 、儀器儀表、資源勘測、 計算機、通訊設備、音頻視頻 等應用領域不可缺少的測量儀器 , 被廣泛應用于航天、電子、測控等領域。在計算機及各種數(shù)字儀表中，都得到了廣泛的應用 ； 在 CMOS電路系列產品中，頻率計是用量最大、品種 最 多的產品。 傳統(tǒng)的數(shù)字頻率計一般是由分離元件搭接而成， 用到的器件較多，連 線比較復雜，而且會產生比較大的延時，造成測量誤差大、可靠性差。相對于以前用分離元件搭接起來的頻率測量系統(tǒng) , 單片機控制的頻率測量系統(tǒng)在頻率測量范圍、頻率測量精度和頻率測量速度上都有了很大的提高。若再增加別的器件 , 以彌補單片機的不足 , 不僅會大大增加系統(tǒng)的復雜性 , 而且不利于系統(tǒng)的集成化。 本課題采用的是 等精度 數(shù)字頻率計，在一片 FPGA開發(fā)板 里實現(xiàn)了數(shù)字頻率計的絕大部分功能 , 它的集成度遠遠超過了以往的數(shù)字頻率計。 所以在外在的條件 (如基準頻率的提高 , 基準頻率精度的提高 )的允許下 ,只需對源程序作很小的改動 , 就可以使數(shù)字頻率
高考資料相關推薦
鄂ICP備17016276號-1