【正文】 學(xué)以致人工智能學(xué)等多種計(jì)算機(jī)應(yīng)用科學(xué)的最新成果而開發(fā)出來的一整套軟件工具 。傳統(tǒng)的硬件設(shè)計(jì)采用自下而上（ bottom_up）的設(shè)計(jì)方法。 MAX+PLUSⅡ 湖北師范學(xué)院 2020 屆控制科學(xué)與工程系學(xué)士學(xué)位論文（設(shè)計(jì)） 1 基于 VHDL 數(shù)字頻率 計(jì)的設(shè)計(jì)與仿真 1 緒論 在信息技術(shù)高度發(fā)展的今天，電子系統(tǒng)數(shù)字化已成為有目共睹的趨勢。 MAX+PLUSⅡ 中圖分類號(hào) ： TP312 湖北師范學(xué)院 2020 屆控制科學(xué)與工程系學(xué)士學(xué)位論文（設(shè)計(jì)） Digital frequency meter based on VHDL Design and Simulation Abstract: Digital frequency meter is a digital circuit in a typical application, the actual hardware design of devices used in more plicated connection, but will have larger delay, caused by measurement error, poor reliability. This issue introduces a use of MAX + PLUS Ⅱ software is based on the use of VHDL topdown (up to bottom) design method to achieve the digital frequency meter. According to the basic principle of frequency meter, using topdown design, and programming the control, respectively, counting, latch, decoder circuit modules such as VHDL text description, so that each circuit module and the device is in text form , and then pile, waveform analysis, simulation, debugging to improve the function of each device. Produced a single device, will they generate library files, and generates a corresponding symbol, the final language will have generated libraries of various devices connected to each port, the main circuit to form the system software structure. The design method and the traditional design method, a simple peripheral circuits, application to modify the characteristics of a flexible and easy to debug, hardwaresoftware implementation of digital systems. Keywords: VHDL。 關(guān)鍵字 ： VHDL。單個(gè)器件制作完成后 ,將它們生成庫文件 ,并產(chǎn)生相應(yīng)的符號(hào) ,最后用語言將各個(gè)已生成庫文件的器件的各個(gè)端口連接在一起 ,從而形成了系統(tǒng)主電路的軟件結(jié)構(gòu)。本課題介紹一種運(yùn)用 MAX+PLUSⅡ 軟件 基于 VHDL 的采用自頂而下 (up to bottom ) 設(shè)計(jì)方法實(shí)現(xiàn)的數(shù)字頻率計(jì)。 學(xué)生（簽名）： 年 月 日 指導(dǎo)教師承諾 我承諾在指導(dǎo)學(xué)生畢業(yè)論文（設(shè)計(jì)）活動(dòng)中遵守學(xué)校有關(guān)規(guī)定，恪守學(xué)術(shù)規(guī)范，經(jīng)過本人核查，該生畢業(yè)論文（設(shè)計(jì)）內(nèi)容除特 別注明和引用外，均為該生本人觀點(diǎn)，不存在剽竊、抄襲他人學(xué)術(shù)成果，偽造、篡改實(shí)驗(yàn)數(shù)據(jù)的現(xiàn)象。學(xué)號(hào) 編號(hào) 研究類型 應(yīng)用研究 分類號(hào) TQ312 學(xué)士學(xué)位論文（設(shè)計(jì)） Bachelor’s Thesis 論文題目 基于 VHDL 數(shù)字頻率計(jì)的設(shè)計(jì)與仿真 作者姓名 指導(dǎo)教師 所在院系 專業(yè)名稱 電氣工程及其自動(dòng)化 完成時(shí)間 2020 年 5 月 20 日 湖北師范學(xué)院 2020 屆控制科學(xué)與工程系學(xué)士學(xué)位論文（設(shè)計(jì)） 湖北師范學(xué)院學(xué)士學(xué)位論文（設(shè)計(jì)）誠信承諾書 中文題目：基于 VHDL 數(shù)字頻率計(jì)的設(shè)計(jì)與仿真 外文題目： Digital frequency meter based on VHDL Design and Simulation 學(xué)生姓名 學(xué) 號(hào) 院系專業(yè) 控制科學(xué)與工程系 電氣工程及其自動(dòng)化專業(yè) 班 級(jí) 學(xué) 生 承 諾 我承諾在畢業(yè)論文（設(shè)計(jì)）活動(dòng)中遵守學(xué)校有關(guān)規(guī)定，恪守學(xué)術(shù)規(guī)范，本人畢業(yè)論文（設(shè)計(jì)）內(nèi)容除特別注明和引用外，均為本人觀點(diǎn)，不存在剽竊、抄襲他人學(xué)術(shù)成果，偽造、篡改實(shí)驗(yàn)數(shù)據(jù)的情況。如有違規(guī)行為，我愿承擔(dān)一切責(zé)任，接受學(xué)校的處理。 指導(dǎo)教師（簽名）： 年 月 日 湖北師范學(xué)院 2020 屆控制科學(xué)與工程系學(xué)士學(xué)位論文（設(shè)計(jì)） 目錄 1 緒論 ........................................................ 1 課題簡介 ............................................... 1 課題研究背景 ........................................... 2 課題設(shè)計(jì)意義和目的 ..................................... 3 2 數(shù)字頻率計(jì)的綜合設(shè)計(jì) ........................................ 5 設(shè)計(jì)原理 ............................................... 5 設(shè)計(jì)功能 ............................................... 5 設(shè)計(jì)思路 ............................................... 6 3 利用 VHDL 語言設(shè)計(jì)頻率計(jì) ..................................... 8 VHDL 語言介紹 .......................................... 8 頻率計(jì)的設(shè)計(jì)程序 ....................................... 9 4 數(shù)字頻率計(jì)的仿真及波形分析 ................................. 15 MAX+PLUS II 軟件簡介 .................................. 15 MAX+plus II 的文本輸入設(shè)計(jì)方法 ........................ 16 系統(tǒng)設(shè)計(jì)仿真及波形分析 ................................ 25 5 小結(jié) ....................................................... 32 致謝 ........................................................... 33 附錄：頻率計(jì)源程序及模塊圖 ..................................... 34 參考文獻(xiàn) ....................................................... 41 湖北師范學(xué)院 2020 屆控制科學(xué)與工程系學(xué)士學(xué)位論文（設(shè)計(jì)） 基于 VHDL 數(shù)字頻率計(jì)的設(shè)計(jì)與仿真 摘要 ： 數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，實(shí)際的硬件設(shè)計(jì)用到的器件較多，連線比較復(fù)雜，而且會(huì)產(chǎn)生比較大的延時(shí)，造成測量誤差、可靠性差 。根據(jù)頻率計(jì)的基本原理 , 運(yùn)用自頂向下的設(shè)計(jì)思想 ,編程時(shí)分別對(duì)控制、計(jì)數(shù)、鎖存、譯碼等電路模塊進(jìn)行 VHDL 文 本描述 ,使每個(gè)電路模塊以及器件都以文本的形式出現(xiàn) ,然后通過編譯、波形分析、仿真、調(diào)試來完善每個(gè)器件的功能。該設(shè)計(jì)方法與傳統(tǒng)的設(shè)計(jì)方法相比 ,具有外圍電路簡單 ,程序修改靈活和調(diào)試容易等特點(diǎn) ,實(shí)現(xiàn)數(shù)字系統(tǒng)硬件的軟件化。頻率計(jì) 。 frequency meter。從傳統(tǒng)的應(yīng)用中小規(guī)模芯片構(gòu)成系統(tǒng)到廣泛地應(yīng)用單片機(jī)，直至今天FPGA/CPLD在系統(tǒng)設(shè)計(jì)中的應(yīng)用，電子技術(shù)已邁入一個(gè)全新的階段。這種設(shè)計(jì)方法在系統(tǒng)的設(shè)計(jì)后期進(jìn)行仿真和調(diào)試，一旦考慮不周，系統(tǒng)設(shè)計(jì)存在較大缺陷，就有可能重新設(shè)計(jì)系統(tǒng)，使設(shè)計(jì)周期大大增加。通過有關(guān)的開發(fā)軟件，自動(dòng)完成用軟件設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的設(shè)計(jì)，最終形成集成電子系統(tǒng)或?qū)Ｓ眉善囊婚T新技術(shù)。 EDA的一個(gè)重要特征就是使用硬件描述語言（ HDL） 來完成的設(shè)計(jì)文件， VHDL語言是經(jīng) IEEE確認(rèn)的標(biāo)準(zhǔn)硬件語言，在電子設(shè)計(jì)領(lǐng)域受到了廣泛的接受。以 MAX+plus II軟件為設(shè)計(jì)平臺(tái)，采用 VHDL語言實(shí)現(xiàn)的數(shù)字頻率計(jì)， 避免了用電路圖設(shè)計(jì)時(shí)所引起的毛刺現(xiàn)象 ， 改變了以往數(shù)字電路小規(guī)模多器件組合的設(shè)計(jì)方法。 課題簡介 在硬件 進(jìn)入 20世紀(jì) 90 年代，隨著硬件描述語言的標(biāo)準(zhǔn)化得到進(jìn)一步的確立，計(jì)算機(jī)輔助工程，輔助分析和輔助設(shè)計(jì)在電子技術(shù)領(lǐng)域獲得更加廣泛的應(yīng)用，與此同時(shí)電子技術(shù)在通信，計(jì)算機(jī)及家電產(chǎn)品生產(chǎn)中的市場湖北師范學(xué)院 2020 屆控制科學(xué)與工程系學(xué)士學(xué)位論文（設(shè)計(jì)） 2 需求和技術(shù)需求，極大地推動(dòng)了全新的電子設(shè)計(jì) 自動(dòng)化技術(shù)的應(yīng)用和發(fā)展。更為重要的是各 EDA公司致力于推出兼容各硬件實(shí)現(xiàn)方案和支持標(biāo)準(zhǔn)硬件描述語言的 EDA 工具軟件的研究，都將 EDA 技術(shù)推向成熟。 VHDL是一種全方位的硬件描述語言，具有極強(qiáng)的描述能力，能支持系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和邏輯門級(jí)三個(gè)不 同層次的設(shè)計(jì)，支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述 、 覆蓋面廣 、抽象能力強(qiáng)。 在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系，因此頻率的測量就顯得更為重要。 數(shù)字頻率計(jì)是用數(shù)字顯示被測信號(hào)頻率的儀器，被測信號(hào)可以是正弦波，方波或其他周期性變化的信號(hào)。 根據(jù)頻率計(jì)的基本原理 , 運(yùn)用自頂向下的設(shè)計(jì)思想 ,編程時(shí)分別對(duì)控制、計(jì)數(shù)、鎖存、譯碼等電路進(jìn)行 VHDL 文本描述 ,使每個(gè)電路模塊以及器件都以文本的形式出現(xiàn) ,然后通過編譯、波形分析、仿真、調(diào)試來完善每個(gè)器件的功能。該設(shè)計(jì)方法與傳統(tǒng)的設(shè)計(jì)方法相比 ,具有外圍電路簡單 ,程序修改靈活 和調(diào)試容易等特點(diǎn)。早期，設(shè)計(jì)師們追求的目標(biāo)主要是擴(kuò)張測量范圍，再加上提高測量精度、穩(wěn)定度等，這些也是人們衡量數(shù)字頻率的技術(shù)水平，決定數(shù)字頻率計(jì)價(jià)格湖北師范學(xué)院 2020 屆控制科學(xué)與工程系學(xué)士學(xué)位論文（設(shè)計(jì)） 3 高低的主要依據(jù)。應(yīng)用現(xiàn)代技術(shù)可以輕松地將數(shù)字頻率計(jì)的測量上限擴(kuò)展到微波頻段。對(duì)于低檔產(chǎn)品要求使用操作方便，量程足夠?qū)挘煽啃愿?，價(jià)格低，面對(duì)于中高檔產(chǎn)品，則要求有高分辨率，高精度，高穩(wěn)定度，高測量速率 ，除通常通用頻率計(jì)所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計(jì)分析功能，時(shí)域分析功能等等，或者包含電壓測量等其他功能，這些要求有的已經(jīng)實(shí)現(xiàn)或者部分實(shí)現(xiàn)，但要真正完美的實(shí)現(xiàn)這些目標(biāo)，對(duì)于生產(chǎn)廠家來說，還有許多工作要做，而不是表面看來似乎發(fā)展到頭了。直接測頻法適用于高頻信號(hào)的頻率測量，間接測頻法適用