【正文】 ….1 頻率測量模塊………………………………………………………………………1 周期測量模塊………………………………………………………………………3 脈沖寬度測量模塊…………………………………………………………………4 占空比測量模塊……………………………………………………………………4 標(biāo)準(zhǔn)頻率發(fā)生電路…………………………………………………………………4 小信號(hào)處理部分……………………………………………………………………4第二章 基本測量原理與理論誤差分析……………………………………………….6 等精度頻率/周期測量技術(shù)………………………………………………………...6 預(yù)置門時(shí)間信號(hào)與閘門時(shí)間信號(hào)…………………………………………………7 高精度恒誤差周期測量法…………………………………………………………7 脈沖寬度測量理論誤差分析………………………………………………………7 周期脈沖信號(hào)占空比測量誤差分析………………………………………………7第三章 方案的實(shí)現(xiàn)…………………………………………………………………….9 穩(wěn)壓電源設(shè)計(jì)………………………………………………………………………9 測量控制電路………………………………………………………………………9 輸入信號(hào)處理部分………………………………………………………………..10 小信號(hào)處理部分…………………………………………………………………..10 標(biāo)準(zhǔn)頻率方波發(fā)生電路…………………………………………………………..10 顯示器電路………………………………………………………………………..11 實(shí)際數(shù)字測量部分………………………………………………………………..14第四章 單片機(jī)控制與運(yùn)算程序的設(shè)計(jì)……………………………………………...18 主流程圖…………………………………………………………………………..18 VHDL源程序………………………………………………………………………19第五章 結(jié)束語………………………………………………………………………...25致謝…………………………………………………………………………………….26參考文獻(xiàn)……………………………………………………………………………….27緒論數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測量儀器。隨著復(fù)雜可編程邏輯器件（CPLD）的廣泛應(yīng)用，以EDA工具作為開發(fā)手段，運(yùn)用VHDL語言，將使整個(gè)系統(tǒng)大大簡化， 提高整體的性能和可靠性。在不更改硬件電路的基礎(chǔ)上，對(duì)系統(tǒng)進(jìn)行各種改進(jìn)還可以進(jìn)一步提高系統(tǒng)的性能。本文用VHDL在CPLD器件上實(shí)現(xiàn)一種8b數(shù)字頻率計(jì)測頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼顯示被測信號(hào)的頻率，不僅能夠測量正弦波、方波和三角波等信號(hào)的頻率，而且還能對(duì)其他多種物理量進(jìn)行測量。CPLD是一種新興的高密度大規(guī)?？删幊踢壿嬈骷?，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。使得硬件的設(shè)計(jì)可以如軟件設(shè)計(jì)一樣方便快捷，從而改變了傳統(tǒng)數(shù)字系統(tǒng)及用單片機(jī)構(gòu)成的數(shù)字系統(tǒng)的設(shè)計(jì)方法、設(shè)計(jì)過程及設(shè)計(jì)概念，使電子設(shè)計(jì)的技術(shù)操作和系統(tǒng)構(gòu)成在整體上發(fā)生了質(zhì)的飛躍。既定的系統(tǒng)功能，在設(shè)計(jì)過程中，可根據(jù)需要隨時(shí)改變器件的內(nèi)部邏輯功能和管腳的信號(hào)方式，借助于大規(guī)模集成的CPLD和高效的設(shè)計(jì)軟件，用戶不僅可通過直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量及難度，同時(shí)，這種基于可編程芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。EDA的仿真測試技術(shù)只需要通過計(jì)算機(jī)就能對(duì)所設(shè)計(jì)的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點(diǎn)完成一系列準(zhǔn)確的測試與仿真操作，大大提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。 VHDL（VeryHigh Speed Integrated Circuit HardwareDetionLanguage,超高速集成電路硬件描述語言）誕生于1982年，是由美國國防部開發(fā)的一種快速設(shè)計(jì)電路的工具，目前已經(jīng)成為IEEE（TheInstituteof Electrical and Electronics Engineers）的一種工業(yè)標(biāo)準(zhǔn)硬件描述語言。從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)用VHDL對(duì)電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯(cuò)，然后在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門級(jí)邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，從而實(shí)現(xiàn)可編程的專用集成電路（ASIC）的設(shè)計(jì)。下面我們簡單分析一下使用該方法是否能滿足設(shè)計(jì)要求，把被測頻率信號(hào)經(jīng)脈沖整形電路處理后加到閘門的一個(gè)輸入端，只有在閘門開通時(shí)間T(以秒計(jì))內(nèi)， 被計(jì)數(shù)的脈沖送到十進(jìn)制計(jì)數(shù)器進(jìn)行計(jì)數(shù)。 組合測頻法 是指在高頻時(shí)采用直接測量法，低頻時(shí)采用直接測量周期法測信號(hào)的周期，然后換算成頻率。 倍頻法 是指把頻率測量范圍分成多個(gè)頻率段，使用倍頻技術(shù)，根據(jù)頻率段設(shè)置倍頻系數(shù)，將經(jīng)過整形的低頻信號(hào)進(jìn)行倍頻后再進(jìn)行測量，對(duì)高頻率段則直接進(jìn)行測量， 倍頻法比較難以實(shí)現(xiàn)。本方法立足于快速的寬位數(shù)高精度浮點(diǎn)數(shù)字運(yùn)算。標(biāo)準(zhǔn)頻率信號(hào)從CNT1的時(shí)鐘輸入端CLK輸入，其頻率為fs，經(jīng)過整形后的被測信號(hào)從CNT2的時(shí)鐘輸入端CLK輸入，設(shè)其實(shí)際頻率為fx，當(dāng)預(yù)置門信號(hào)為高電平時(shí)，經(jīng)過整形后的被測信號(hào)的上升沿通過D觸發(fā)器的Q端同時(shí)啟動(dòng)計(jì)數(shù)器CNT1和CNT2。當(dāng)預(yù)置門信號(hào)為低電平時(shí)，隨后而至的被測信號(hào)的上升沿將使兩個(gè)計(jì)數(shù)器同時(shí)關(guān)閉。 ( 2 / Ns + ?fs / fs ) () 從誤差分析中可以看出來, 它的測量精度與Ns和標(biāo)準(zhǔn)頻率精確度有關(guān), 而與被測頻率無關(guān). 顯然, Ns決定于預(yù)置門時(shí)間和標(biāo)準(zhǔn)頻率信號(hào)的頻率, 其關(guān)系式如下: Ns = Tpr fs () 如果采用頻率為50MHz的晶體震蕩器, 則有: |δ| ≤ 1 / Ns ()如果預(yù)置門時(shí)間Tpr = , 則: Ns = 60 000 000 = 6 000 000, |δ| ≤ 106 以上四種方法中, 倍頻法雖然在理論上可以達(dá)到很高的精度, 但是在低頻段, 就目前常規(guī)的鎖相器件而言, 鎖相電路工作性能不理想, 頻率小于100Hz時(shí)甚至不能工作. 前三種方法本質(zhì)上都是立足于頻率基本定義, 沒有擺脫傳統(tǒng)的測量方法的局限, 從下文的詳細(xì)論述中可以看出, 用方法(4)可以用單片機(jī)程序方便地完成寬位浮點(diǎn)數(shù)的數(shù)學(xué)運(yùn)算, 實(shí)現(xiàn)高精度測量. 基于上述論證以及第二部分中詳細(xì)的理論分析, 我們準(zhǔn)備選擇方法(4). 周期測量模塊 直接周期測量法 用被測信號(hào)經(jīng)過放大整形后形成的方波信號(hào)直接控制計(jì)數(shù)門控電路, 使主門開放時(shí)間等于信號(hào)周期Tx, 時(shí)標(biāo)為Ts的脈沖在主門開放時(shí)間進(jìn)入計(jì)數(shù)器. 設(shè)在Tx期間計(jì)數(shù)值為N, 可以根據(jù)以下公式來算得被測信號(hào)周期: Tx = NTs ()經(jīng)過誤差分析, 可以得出結(jié)論: 用該測量法測量的時(shí)候, 被測信號(hào)的頻率越高, 測量誤差越大. 等精度周期測量法 該方法在測量電路和測量精度上與等精度頻率測量完全相同, 只是在進(jìn)行計(jì)算時(shí)所用的公式不同, 用周期1/T代換頻率f就可以了, 它的計(jì)算公式是: Tx = TsNs / Nx () 從降低電路的復(fù)雜度以及提高精度(特別是高頻)上考慮, 本設(shè)計(jì)將要采用方法(2)測量被測信號(hào)的周期. 脈沖寬度測量模塊 在進(jìn)行脈沖寬度的測量時(shí), 首先經(jīng)過信號(hào)處理電路進(jìn)行處理, 限制只有信號(hào)的50%幅度以及其以上部分才能輸入數(shù)字測量部分. 脈沖邊沿被處理得非常陡峭, 然后送入測量計(jì)數(shù)器進(jìn)行測量. 測量電路在檢測到脈沖信號(hào)的上升沿的時(shí)候打開計(jì)數(shù)器, 并且在檢測到下降沿的時(shí)候關(guān)閉計(jì)數(shù)器, 設(shè)脈沖寬度為Twx, 計(jì)算公式為: Twx = Nx / fs () 占空比測量模塊 測量一次脈沖信號(hào)的脈沖寬度, 記錄下它的值為Twx1, 然后將信號(hào)反相, 再測量一次脈沖寬度并且記