【正文】 12月由 IEEE 標準化（定為 IEEE std 10761987 標準， 1993 年進一步修訂， 被定為 ANSI/IEEE std 11641993 標準）。 硬件描述語言的發(fā)展至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗證和設(shè)計綜合等方面。 VHDL 語言 VHDL 概述 電子設(shè)計自動化（ EDA）的關(guān)鍵技術(shù)之一是要求用形式化方法來描述數(shù)字系統(tǒng)的硬件電路，即要用所謂硬件描述語言 來描述硬件電路?？删幊踢壿嬓酒c上述 兩種 ASIC 的不同之處在于：設(shè)計人員完成版圖設(shè)計后，在實驗室內(nèi)就可以燒制出自己的芯片，無須 IC 廠家的參與，大大縮短了開發(fā)周期。 全定制 ASIC 的優(yōu)點是芯片可以獲得最優(yōu)的性能，即面積利用率高、速度快、功耗低，而缺點是開發(fā)周期長，費用高，只適合大批量產(chǎn)品開發(fā)。解 決這一問題的有效方法就是采用 ASIC 芯片進行設(shè)計。由于設(shè)計的主要仿真和調(diào)試過程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的錯誤，避燃計工作的浪費，又減少了邏輯功能仿真的工作量，提高了設(shè)計的一次成功率。在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證。 “自頂向下”的設(shè)計方法 以前， 電子設(shè)計的基本思路還是選用標準集成電路“自底向上”地構(gòu)造出一個新的系統(tǒng)，這樣的設(shè)計方法就如同一磚一瓦建造金字塔，不僅效率低、成本高而且容易出錯。 90 年代為電子系統(tǒng)設(shè)計自動化（ EDA）階段。與 CAD 相比， CAE除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計和結(jié)構(gòu)設(shè)計，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實現(xiàn)了工程設(shè)計。 70 年代為計算機輔助設(shè) 計（ CAD）階段，人們開始用計算機輔助進行 IC 版圖編輯、 PCB 布局布線，取代了手工操作。 2 EDA 技術(shù)與 VHDL 語言 EDA 技術(shù) 電子設(shè)計技術(shù)的核心就是 EDA 技術(shù)， EDA 是指以計算機為工作平臺，融合應(yīng)用電子技術(shù)、計算機技術(shù)、智能化技術(shù)最新成果而研制成的電子 CAD 通用軟件包，主要能輔助進行三方面的設(shè)計工作，即 IC 設(shè)計、電子電路設(shè)計和 PCB 設(shè)計。 2 本 文 基于 VHDL 語言設(shè)計了一種數(shù)字頻率計，主要 分為 7 章 。近幾年隨著我國電子儀器業(yè)的迅速發(fā)展及對儀器儀表的需求不斷增長，生產(chǎn)廠商采用新器件和新技術(shù)，使頻率計的便攜性、智能性有很大提高，其測頻范圍、顯示分辨率、采樣時間靈活性等技術(shù)性能已接近或達到國外先進水平。綜觀過去一二十年的國內(nèi)頻率計市場，其生產(chǎn)單位有幾十家，主要集中在江蘇、四川、河北、上海等電子工業(yè)較發(fā)達的地區(qū)，產(chǎn)品的型號品牌已有上百種。 與傳統(tǒng)的數(shù)字頻率計相比， 采用 VHDL 編程設(shè)計實現(xiàn)的數(shù)字頻率計，除被測信號的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部 在一片 FPGA 芯片上實現(xiàn)，因此會使整個設(shè)計過程變得十分透明、快捷和方便，特別是對各層電路系統(tǒng)的工作時序的了解和把握顯得尤為準確，而且具有靈活的現(xiàn)場可更改性，在不更改硬件電路的基礎(chǔ)上對系統(tǒng)進行各種改進還可以進一步提高系統(tǒng)的性能和測量頻率的范圍。由于社會發(fā)展和科技發(fā)展的需要，信息傳輸和處理要求的提高，對頻率的測量精度也提出了更高的要求，需要更高準確度的時頻基準和更精密的測量技術(shù)。 在當(dāng)今數(shù)字信息時代，數(shù)字頻率計是計算機、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測量儀器。而可編程邏輯器件的出現(xiàn)克服了上述缺點，它把通用集成電路通過編程集成到一塊尺寸很小的硅片上，成倍縮小了電路的體積，同時走線短，減少了干擾，提高了系統(tǒng)的可靠性，且 VHDL 語言易于掌握與使用，設(shè)計相當(dāng)靈活，極大地縮短了產(chǎn)品的開發(fā)周期。目 錄 1 前言 ............................................................................................................................ 1 2 EDA 技術(shù)與 VHDL 語言 .......................................................................................... 2 EDA 技術(shù) ............................................................................................................. 2 “自頂向下”的設(shè)計方法 ........................................................................... 2 ASIC 設(shè)計 ...................................................................................................... 3 VHDL 語言 .......................................................................................................... 3 VHDL 概述 .................................................................................................... 3 VHDL 的優(yōu)點及設(shè)計步驟 ............................................................................ 3 3 數(shù)字頻率計設(shè)計思路 ................................................................................................ 5 4 數(shù)字頻率計的結(jié)構(gòu)圖及功能 .................................................................................... 5 數(shù)字頻率計的原理結(jié)構(gòu)圖 ................................................................................. 5 數(shù)字頻率計的功能 ............................................................................................. 6 5 數(shù)字頻 率計主體模塊的設(shè)計與實現(xiàn) ........................................................................ 6 時基的設(shè)計 ......................................................................................................... 7 標準信號發(fā)生器和開關(guān)控制電路 ............................................................... 7 分頻器 ........................................................................................................... 7 計數(shù)器的設(shè)計 ..................................................................................................... 8 計數(shù)控制器 ................................................................................................... 8 計數(shù)器 ........................................................................................................... 9 鎖存器設(shè)計 ....................................................................................................... 11 七段譯碼器的設(shè)計 ........................................................................................... 12 數(shù)字頻率計綜合設(shè)計 ....................................................................................... 13 6 數(shù)字頻率計波形仿真 .............................................................................................. 14 仿真實現(xiàn) ........................................................................................................... 14 10KHZ、 100KHZ和 1MHZ三擋仿真 ............................................................... 15 測周期擋仿真 ................................................................................................... 16 7 總結(jié) .......................................................................................................................... 16 致謝 .............................................................................................................................. 17 參考文獻 ...................................................................................................................... 18 附錄 數(shù)字頻率計整體源程序 .................................................................................... 19 1 1 前言 隨著數(shù)字電路應(yīng)用越來越廣泛，傳統(tǒng)的通用數(shù)字集成電路芯片已經(jīng)很難滿足 系統(tǒng)功能的要求，而且所需通用集成電路的數(shù)量呈爆炸性增長，使得電路板的體 積迅速膨脹，系統(tǒng)可靠性難以保證。此外，現(xiàn)代電子產(chǎn)品的生命周期都很短，一 個電路可能要在很短的時間內(nèi)作改進以滿足新的功能要求，對于通用集成電路來 說則意味著 重新設(shè)計和重新布線。本設(shè)計在 EDA 技術(shù)越來 越成熟，應(yīng)用越來越廣泛的情況下來設(shè)計與實現(xiàn)數(shù)字頻率計，簡便實用。 頻率又是電子技術(shù)領(lǐng)域永恒的話題， 為了得到性能更好的電子系統(tǒng)，科研人員在不斷地研究著頻 率， CPU就是用頻率的高低來評價其性能的好壞，可見頻率在電子系統(tǒng)的重要性。 在二十一世紀， 數(shù)字頻率計的 發(fā)展非常 的 快，主要 的研究方向是 改進、創(chuàng)造新的測頻原理、方法和儀器，以便以更高的精度和速度自動進行測量和數(shù)據(jù)處理，并向多功能、小型化、高性價比的