【正文】 。 （ 3） 當(dāng)超出頻率測(cè)量范圍時(shí)，顯示器顯示溢出。為了提高測(cè)量精度，量程分別為 10kHz、 100kHz和 1MHz三擋，即最大讀數(shù)分別為 ， 999kHz。當(dāng)測(cè)周期的 時(shí)候，要以頻率計(jì)提供的基準(zhǔn)信號(hào)作為時(shí)鐘信號(hào)，因?yàn)轭l率計(jì)提供的基準(zhǔn) 頻率大于輸入信號(hào)的頻率，在輸入信號(hào)周期內(nèi)，計(jì)算頻率計(jì)提供的 基準(zhǔn)信號(hào)的周期數(shù)目，再乘以基準(zhǔn)信號(hào)頻率，就是輸入信號(hào)的周期值了， 此時(shí)的時(shí)基信號(hào)為輸入信號(hào) [3]。 （ 2）然后 再 確定 在什么情況下是測(cè)頻率，在 什么情況下是測(cè)周期，其實(shí) 也就是一個(gè)選擇合適的時(shí)基信號(hào)的問(wèn)題。閘門(mén)時(shí)間越長(zhǎng)，得到的頻率值就越準(zhǔn)確，但閘門(mén)時(shí)間越長(zhǎng)，則每測(cè)一次頻率的間隔就越長(zhǎng)。 3 數(shù)字頻率計(jì)設(shè)計(jì)思路 所謂頻率，就是周期性信號(hào)在單位時(shí)間（ 1s）里變化的次數(shù)。在將優(yōu)化了的網(wǎng)絡(luò)表配置到目標(biāo)器件后，從完成的版 圖上可以得到連線長(zhǎng)短、寬窄的信息，把它們反注到原來(lái)的網(wǎng)絡(luò)表上。 （ 4） 設(shè)計(jì)綜合、設(shè)計(jì)優(yōu)化和設(shè)計(jì)的布局布線。 （ 3） 用 VHDL 仿真器對(duì) VHDL 源代碼進(jìn)行功能仿真。自頂向下的處理方式要求將設(shè)計(jì)劃分成不同的功能元件，每個(gè)元件具有專(zhuān)門(mén)定義的輸入和輸出，并執(zhí)行專(zhuān)門(mén)的邏輯功能。開(kāi)發(fā)前期先設(shè)計(jì)總體方案，總體方案相對(duì)比較抽象，使用 VHDL 必須分析電路所要實(shí)現(xiàn)的具體功能。原理圖輸入方式比較容易掌握，直觀而方便，所畫(huà)的原理圖與傳統(tǒng)的器件連接方式完全一樣，很容易被人接受，而且編輯器中有許多現(xiàn)成的單元器件可以利用，自己也可以根據(jù)需要設(shè)計(jì)元件。用 VHDL編寫(xiě)的代碼文件既可以是程序，也可以是文檔。描述方式既可以采用行為描述、寄存器傳輸描述，也可以用混合描述方式。 VHDL 的移植能力非常強(qiáng)，它是一種標(biāo)準(zhǔn)的硬件描述語(yǔ)言。支持層次化和模塊化設(shè)計(jì)，同時(shí)， VHDL還支持同步、異步和隨機(jī)電路設(shè)計(jì)。由此可見(jiàn)，使用 VHDL語(yǔ)言來(lái)設(shè)計(jì)數(shù)字系統(tǒng)是電子設(shè)計(jì)技術(shù)的大勢(shì)所趨。 之后由 美國(guó)國(guó)防部開(kāi)發(fā)的VHDL 語(yǔ)言（ VHSIC Hardware Description Language）迅速普及 ，并在 1987 年 12月由 IEEE 標(biāo)準(zhǔn)化（定為 IEEE std 10761987 標(biāo)準(zhǔn)， 1993 年進(jìn)一步修訂， 被定為 ANSI/IEEE std 11641993 標(biāo)準(zhǔn)）。 VHDL 語(yǔ)言 VHDL 概述 電子設(shè)計(jì)自動(dòng)化（ EDA）的關(guān)鍵技術(shù)之一是要求用形式化方法來(lái)描述數(shù)字系統(tǒng)的硬件電路，即要用所謂硬件描述語(yǔ)言 來(lái)描述硬件電路。 全定制 ASIC 的優(yōu)點(diǎn)是芯片可以獲得最優(yōu)的性能，即面積利用率高、速度快、功耗低，而缺點(diǎn)是開(kāi)發(fā)周期長(zhǎng)，費(fèi)用高，只適合大批量產(chǎn)品開(kāi)發(fā)。由于設(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避燃計(jì)工作的浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次成功率。 “自頂向下”的設(shè)計(jì)方法 以前， 電子設(shè)計(jì)的基本思路還是選用標(biāo)準(zhǔn)集成電路“自底向上”地構(gòu)造出一個(gè)新的系統(tǒng)，這樣的設(shè)計(jì)方法就如同一磚一瓦建造金字塔，不僅效率低、成本高而且容易出錯(cuò)。與 CAD 相比， CAE除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過(guò)電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。 2 EDA 技術(shù)與 VHDL 語(yǔ)言 EDA 技術(shù) 電子設(shè)計(jì)技術(shù)的核心就是 EDA 技術(shù)， EDA 是指以計(jì)算機(jī)為工作平臺(tái)，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子 CAD 通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作，即 IC 設(shè)計(jì)、電子電路設(shè)計(jì)和 PCB 設(shè)計(jì)。近幾年隨著我國(guó)電子儀器業(yè)的迅速發(fā)展及對(duì)儀器儀表的需求不斷增長(zhǎng)，生產(chǎn)廠商采用新器件和新技術(shù)，使頻率計(jì)的便攜性、智能性有很大提高，其測(cè)頻范圍、顯示分辨率、采樣時(shí)間靈活性等技術(shù)性能已接近或達(dá)到國(guó)外先進(jìn)水平。 與傳統(tǒng)的數(shù)字頻率計(jì)相比， 采用 VHDL 編程設(shè)計(jì)實(shí)現(xiàn)的數(shù)字頻率計(jì)，除被測(cè)信號(hào)的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部 在一片 FPGA 芯片上實(shí)現(xiàn)，因此會(huì)使整個(gè)設(shè)計(jì)過(guò)程變得十分透明、快捷和方便，特別是對(duì)各層電路系統(tǒng)的工作時(shí)序的了解和把握顯得尤為準(zhǔn)確，而且具有靈活的現(xiàn)場(chǎng)可更改性，在不更改硬件電路的基礎(chǔ)上對(duì)系統(tǒng)進(jìn)行各種改進(jìn)還可以進(jìn)一步提高系統(tǒng)的性能和測(cè)量頻率的范圍。 在當(dāng)今數(shù)字信息時(shí)代，數(shù)字頻率計(jì)是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器。目 錄 1 前言 ............................................................................................................................ 1 2 EDA 技術(shù)與 VHDL 語(yǔ)言 .......................................................................................... 2 EDA 技術(shù) ............................................................................................................. 2 “自頂向下”的設(shè)計(jì)方法 ........................................................................... 2 ASIC 設(shè)計(jì) ...................................................................................................... 3 VHDL 語(yǔ)言 .......................................................................................................... 3 VHDL 概述 .................................................................................................... 3 VHDL 的優(yōu)點(diǎn)及設(shè)計(jì)步驟 ............................................................................ 3 3 數(shù)字頻率計(jì)設(shè)計(jì)思路 ................................................................................................ 5 4 數(shù)字頻率計(jì)的結(jié)構(gòu)圖及功能 .................................................................................... 5 數(shù)字頻率計(jì)的原理結(jié)構(gòu)圖 ................................................................................. 5 數(shù)字頻率計(jì)的功能 ............................................................................................. 6 5 數(shù)字頻 率計(jì)主體模塊的設(shè)計(jì)與實(shí)現(xiàn) ........................................................................ 6 時(shí)基的設(shè)計(jì) ......................................................................................................... 7 標(biāo)準(zhǔn)信號(hào)發(fā)生器和開(kāi)關(guān)控制電路 ............................................................... 7 分頻器 ........................................................................................................... 7 計(jì)數(shù)器的設(shè)計(jì) ..................................................................................................... 8 計(jì)數(shù)控制器 ................................................................................................... 8 計(jì)數(shù)器 ........................................................................................................... 9 鎖存器設(shè)計(jì) ....................................................................................................... 11 七段譯碼器的設(shè)計(jì) ........................................................................................... 12 數(shù)字頻率計(jì)綜合設(shè)計(jì) ....................................................................................... 13 6 數(shù)字頻率計(jì)波形仿真 .............................................................................................. 14 仿真實(shí)現(xiàn) ........................................................................................................... 14 10KHZ、 100KHZ和 1MHZ三擋仿真 ............................................................... 15 測(cè)周期擋仿真 ................................................................................................... 16 7 總結(jié) .......................................................................................................................... 16 致謝 .............................................................................................................................. 17 參考文獻(xiàn) ...................................................................................................................... 18 附錄 數(shù)字頻率計(jì)整體源程序 .................................................................................... 19 1 1 前言 隨著數(shù)字電路應(yīng)用越來(lái)越廣泛，傳統(tǒng)的通用數(shù)字集成電路芯片已經(jīng)很難滿足 系統(tǒng)功能的要求，而且所需通用集成電路的數(shù)量呈爆炸性增長(zhǎng)，使得電路板的體 積迅速膨脹，系統(tǒng)可靠性難以保證。本設(shè)計(jì)在 EDA 技術(shù)越來(lái) 越成熟，應(yīng)用越來(lái)越廣泛的情況下來(lái)設(shè)計(jì)與實(shí)現(xiàn)數(shù)字頻率計(jì)，簡(jiǎn)便實(shí)用。