【正文】 摘要采用自上向下的設(shè)計方法,設(shè)計了基于復(fù)雜可編程邏輯器件的數(shù)字頻率計。以AT89C51單片機作為系統(tǒng)的主控部件，完成電路的測試信號控制、數(shù)據(jù)運算處理、鍵盤掃描和控制數(shù)碼管顯示。用VHDL語言編程，由CPLD(Complex Programmable Logic Device)完成各種時序控制及計數(shù)功能。該系統(tǒng)具有結(jié)構(gòu)緊湊、可靠性高、測頻范圍寬和精度高等特點。關(guān)鍵詞 可編程邏輯器件 CPLD 等精度測量法 單片機 VHDL AbstactWith the adoption of the topdown design method and AT89C51 SCMC (Single Chip Mico Computer) as the master control ponent of the system,the circuit test signalcontrolling,data operation processing,keyboard scanning,and nixie tube display as well were pleted by the digital CPLD programmed by VHDL,realized various sequence control and count system is characterized by impact structure,high reliability,high precision,and wide frequencytestrange. Key Words programmable logic ponent CPLD measures mensuration single chip mico puter VHDL 目錄摘要…………………………………………………………………………………….英文摘要……………………………………………………………………………….緒論…………………………………………………………………………………….Ⅰ第一章 設(shè)計方案選擇………………………………………………………………….1 頻率測量模塊………………………………………………………………………1 周期測量模塊………………………………………………………………………3 脈沖寬度測量模塊…………………………………………………………………4 占空比測量模塊……………………………………………………………………4 標準頻率發(fā)生電路…………………………………………………………………4 小信號處理部分……………………………………………………………………4第二章 基本測量原理與理論誤差分析……………………………………………….6 等精度頻率/周期測量技術(shù)………………………………………………………...6 預(yù)置門時間信號與閘門時間信號…………………………………………………7 高精度恒誤差周期測量法…………………………………………………………7 脈沖寬度測量理論誤差分析………………………………………………………7 周期脈沖信號占空比測量誤差分析………………………………………………7第三章 方案的實現(xiàn)…………………………………………………………………….9 穩(wěn)壓電源設(shè)計………………………………………………………………………9 測量控制電路………………………………………………………………………9 輸入信號處理部分………………………………………………………………..10 小信號處理部分…………………………………………………………………..10 標準頻率方波發(fā)生電路…………………………………………………………..10 顯示器電路………………………………………………………………………..11 實際數(shù)字測量部分………………………………………………………………..14第四章 單片機控制與運算程序的設(shè)計……………………………………………...18 主流程圖…………………………………………………………………………..18 VHDL源程序………………………………………………………………………19第五章 結(jié)束語………………………………………………………………………...25致謝…………………………………………………………………………………….26參考文獻……………………………………………………………………………….27緒論數(shù)字頻率計是數(shù)字電路中的一個典型應(yīng)用，是計算機、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測量儀器。實際的硬件設(shè)計用到的器件較多，連線比較復(fù)雜，而且會產(chǎn)生比較大的延時，造成測量誤差、可靠性差。隨著復(fù)雜可編程邏輯器件（CPLD）的廣泛應(yīng)用，以EDA工具作為開發(fā)手段，運用VHDL語言，將使整個系統(tǒng)大大簡化， 提高整體的性能和可靠性。采用VDHL編程設(shè)計實現(xiàn)的數(shù)字頻率計，除被測信號的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片F(xiàn)PGA芯片上實現(xiàn)，整個系統(tǒng)非常精簡，而且具有靈活的現(xiàn)場可更改性。在不更改硬件電路的基礎(chǔ)上，對系統(tǒng)進行各種改進還可以進一步提高系統(tǒng)的性能。該數(shù)字頻率計具有高速、精確、可靠、抗干擾性強和現(xiàn)場可編程等優(yōu)點。本文用VHDL在CPLD器件上實現(xiàn)一種8b數(shù)字頻率計測頻系統(tǒng)，能夠用十進制數(shù)碼顯示被測信號的頻率，不僅能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進行測量。具有體積小、可靠性高、功耗低的特點。CPLD是一種新興的高密度大規(guī)模可編程邏輯器件，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。可編程器件的最大特點是可通過軟件編程對其器件的結(jié)構(gòu)和工作方式進行重構(gòu)，能隨時進行設(shè)計調(diào)整而滿足產(chǎn)品升級。使得硬件的設(shè)計可以如軟件設(shè)計一樣方便快捷，從而改變了傳統(tǒng)數(shù)字系統(tǒng)及用單片機構(gòu)成的數(shù)字系統(tǒng)的設(shè)計方法、設(shè)計過程及設(shè)計概念，使電子設(shè)計的技術(shù)操作和系統(tǒng)構(gòu)成在整體上發(fā)生了質(zhì)的飛躍。采用CPLD可編程器件，可利用計算機軟件的方式對目標期進行設(shè)計，而以硬件的形式實現(xiàn)。既定的系統(tǒng)功能，在設(shè)計過程中，可根據(jù)需要隨時改變器件的內(nèi)部邏輯功能和管腳的信號方式，借助于大規(guī)模集成的CPLD和高效的設(shè)計軟件，用戶不僅可通過直接對芯片結(jié)構(gòu)的設(shè)計實現(xiàn)多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計和電路板設(shè)計的工作量及難度，同時，這種基于可編程芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。EDA（電子設(shè)計自動化）技術(shù)就是以計算機為工具，在EDA軟件平臺上，對硬件語言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動的完成邏輯編譯、邏輯化簡、邏輯綜合及優(yōu)化、邏輯仿真，直至對特定目標芯片的適配編譯、邏輯映射和編程下載等工作（文本選用的開發(fā)工具為Altera公司的MAX+PLUSII）。EDA的仿真測試技術(shù)只需要通過計算機就能對所設(shè)計的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點完成一系列準確的測試與仿真操作，大大提高了大規(guī)模系統(tǒng)電子設(shè)計的自動化程度。設(shè)計者的工作僅限于利用軟件方式，即利用硬件描述語言（如VHDL）來完成對系統(tǒng)硬件功能的描述。 VHDL（VeryHigh Speed Integrated Circuit HardwareDetionLanguage,超高速集成電路硬件描述語言）誕生于1982年，是由美國國防部開發(fā)的一種快速設(shè)計電路的工具，目前已經(jīng)成為IEEE（TheInstituteof Electrical and Electronics Engineers）的一種工業(yè)標準硬件描述語言。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（ToptoDown）和基于庫（LibraryBased）的設(shè)計的特點，因此設(shè)計者可以不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計入手，在頂層進行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級用VHDL對電路的行為進行描述，并進行仿真和糾錯，然后在系統(tǒng)一級進行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，從而實現(xiàn)可編程的專用集成電路（ASIC）的設(shè)計。第1章 設(shè)計方案的選擇 根據(jù)頻率計的設(shè)計要求，電路系統(tǒng)可劃分為幾個基本模塊，： 波形整形電路 前置放大電路 頻率, 周期測量電路 標準頻率信號發(fā)生電路占空比測量 電路脈沖寬度測量電路脈沖信號處理電路 穩(wěn)壓電源 顯示電路 控制與數(shù)據(jù) 處理電路被測信號輸入 預(yù)置門控信號 頻率計組成模塊框圖 頻率測量模塊 直接測量法 大家都知道，如果根據(jù)基本原理實現(xiàn)對頻率的數(shù)字化測量，是一種直接測量的手段，這種方法比較簡單，如果能滿足設(shè)計要求的話，應(yīng)該作為首要的選擇方案。下面我們簡單分析一下使用該方法是否能滿足設(shè)計要求，把被測頻率信號經(jīng)脈沖整形電路處理后加到閘門的一個輸入端，只有在閘門開通時間T(以秒計)內(nèi)